[发明专利]内存访问技术

说明书

一种内存访问技术，应用于包括第一级存储器、第二级存储器和内存控制器的计算机系统中。第一级存储器用于缓存所述第二级存储器中的数据。所述内存访问技术中，对于访问与第一级存储器中的第一缓存行具有映射关系的不同内存块的多个访问请求，内存控制器可以将该多个访问请求的标签集中在一起与所述第一缓存行的标签进行比较，以判断所述多个访问请求是否命中所述第一级存储器。在处理所述多个访问请求的过程中，内存控制器只需要从所述第一级存储器中读取一次所述第一缓存行的标签，从而减少了从所述第一级存储器中读取所述第一缓存行的标签的次数，缩短了内存访问延时，提高了内存访问效率。

技术领域

本发明涉及存储技术领域，尤其涉及一种内存访问技术。

背景技术

随着技术的发展，如相变存储器(Phase Change Memory，PCM)等非易失性存储器(None Volatile Memory，NVM)的运用越来越广泛。在系统断电之后，NVM仍能保存数据，且NVM具有密度高，可扩展性好等优点，因此， NVM逐渐被作为内存来使用。

在现有的混合内存架构中，动态随机存取存储器(Dynamic Random AccessMemory，DRAM)和NVM可以一起作为计算机系统的内存。然而，由于NVM的访问速率比DRAM的访问速率慢，因此通常将DRAM作为NVM的缓存来使用。换一种表达方式，现有技术中，通常将NVM作为主存来使用，将 DRAM作为主存NVM的缓存。在这种架构中，内存控制器接收到内存访问请求时，首先确定内存访问请求中待访问的地址是否命中DRAM，以确定待访问的数据是否存储于DRAM中。当确定待访问的地址命中DRAM时，内存控制器可以直接从DRAM中读取待访问的数据，以缩短访问延时。当内存控制器确定待访问的地址没有命中DRAM时，内存控制器才从NVM中获取待访问的数据。

发明内容

本申请实施例中提供了一种能够提高内存访问效率的内存访问技术。

第一方面，本申请提供一种应用于计算机系统中的内存访问方法。所述计算机系统包括第一级存储器、第二级存储器以及连接所述第一级存储器和所述第二级存储器的内存控制器。所述第一级存储器用于缓存所述第二级存储器中的数据。在处理内存访问请求的过程中，所述内存控制器在确定包含有多个访问请求的第一访问集合之后，所述内存控制器获取第一访问集合中每一个访问请求的目标地址中的标签。其中，所述多个访问请求分别用于访问所述第二级存储器中的多个不同的内存块，所述多个内存块与所述第一级存储器中的第一缓存行具有映射关系，每一个访问请求的目标地址中的标签用于指示待访问的内存块在所述第二级存储器中的位置。在所述内存控制器从所述第一级存储器中读取所述第一缓存行的信息之后，所述内存控制器将所述第一访问集合中每一个访问请求的目标地址中的标签分别与所述第一缓存行的标签进行比较以确定所述每一个访问请求是否命中所述第一级存储器。其中，所述第一缓存行的信息包含有所述第一缓存行的标签。

在本申请提供的内存访问方法中，对于访问与第一缓存行具有映射关系的不同内存块的多个访问请求(即，第一访问集合中的多个访问请求)，内存控制器可以将该多个访问请求的tag集中在一起与所述第一缓存行的tag进行比较。在这个过程中，内存控制器只需要从所述第一级存储器中读取一次该缓存行的tag就可以完成多个访问请求的tag的比较。从而减少了读取所述第一缓存行的tag的次数，缩短了从所述第一级存储器中读取缓存行的tag的延时，提高了内存访问效率。

进一步的，在本申请提供的内存访问方法中，所述内存控制器还可以在所述第一访问集合中确定部分访问请求作为第二访问集合。并且，所述内存控制器只根据所述第二访问集合中的访问请求的请求类型以及所述第二访问集合中的访问请求对所述第一级存储器的命中情况更新所述第一缓存行的信息。根据这种方式，对于访问同一个缓存行的多个访问请求，本申请提供的内存访问方法可以只根据其中部分访问请求更新该缓存行的信息，而不需要根据每个访问请求命中缓存的情况更新该缓存行的信息。因此，本申请提供的内存访问方法能够减少缓存行的更新时间，缩短内存访问请求的访问时延，进一步提高了内存访问效率。