[发明专利]可变长度准循环低密度奇偶校验QC-LDPC码的编、解码方法和装置

说明书

提供一种通过提升矩阵对数据包进行准循环低密度奇偶校验(quasi‑cyclic low‑density parity‑check，QC‑LDPC)编、解码的方法，该方法包括：针对基矩阵的最大码长N_max和最大循环矩阵大小Z_upper提升QC‑LDPC码；基于针对最大长度N_max提升的QC‑LDPC码产生多个循环矩阵Z₁，Z₂，...，Z_upper的多个最优值N_max，0≤r_i≤Z_upper‑1；将对应于多个循环矩阵Z₁，Z₂，...，Z_upper所产生的多个最优值r_i和针对最大长度N_max提升的QC‑LDPC码的矩阵保存在内存单元中；从多个循环矩阵Z₁，Z₂，...，Z_upper接收当前循环矩阵Z_current；从存储于内存单元中对应于当前循环矩阵Z_current的多个最优值r_i选择当前最优值r_current；以及基于当前最优值r_current提升基矩阵，其中基矩阵的底标度模块化提升计算如下：其中E(H_upper)为基矩阵中针对最大循环矩阵大小的循环矩阵移位值；其中0≤r_current≤Z_upper‑1且不包括r_current＝1。进一步提供通过提升矩阵对数据包进行QC‑LDPC编、解码的装置。

技术领域

本发明涉及一种准循环低密度奇偶校验(quasi-cyclic low-density parity-check，QC-LDPC)编、解码的方法和一种准循环低密度奇偶校验编、解码的装置。

本发明还涉及一种存储程序代码的计算机可读存储介质，该程序代码包括用于执行此方法的指令。

背景技术

纠错码是改进通信系统容量的一种高效方法。无线系统需要采用具有不同长度和速率的大量代码集。例如，LTE通过硬件友好交织器和简单的打孔模式提供超过数千种不同的码长和速率，但Turbo码的BCJR解码器的顺序性质极大地限制了并行-解码器吞吐量。因此，如何创建QC-LDPC码的紧凑表示是一个问题，紧凑表示支持具有不同长度和速率的QC-LDPC码集。其他有待解决的问题包括获得循环矩阵大小的加性增大以最小化若干码长之间的间隙最小化；定义若干分块结构内存高效打孔模式；以及使在实数迭代下恢复的分块结构中变量节点的数目最大化。

现有底标度提升方法的问题在于出现奇偶校验矩阵中的短循环和码字的较差权重谱的可能性。这导致代码增益降低。

发明内容

本发明的目的在于提供一种用于准循环低密度奇偶校验编、解码的方法和一种用于准循环低密度奇偶校验编、解码的装置，其中该QC-LDPC编、解码方法和QC-LDPC编、解码装置克服了上述现有技术中的一个或多个问题。本发明的各方面提供了尤其对于Wi-Fi或5G通信等无线通信的信道编码的纠错。

前述目标和其它目标通过独立权利要求的特征实现。另外的实施形式通过从属权利要求、说明书以及图式显而易见。