[发明专利]具有叠层上专用集成电路管芯的垂直键合线堆叠芯片级封装及其制造方法有效
申请号: | 201680091054.0 | 申请日: | 2016-12-23 |
公开(公告)号: | CN110050340B | 公开(公告)日: | 2021-11-02 |
发明(设计)人: | 丁志成;佘勇;刘斌;谈爱萍;邓理 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 叠层上 专用 集成电路 管芯 垂直 键合线 堆叠 芯片级 封装 及其 制造 方法 | ||
1.一种系统级封装装置中的存储器模块,包括:
基质,包括连接表面;
存储器管芯叠层,以阶梯关系配置并且安置在所述基质中,所述存储器管芯叠层包括第一存储器管芯和后续存储器管芯,所述第一存储器管芯包括有源表面和后侧表面,并且所述后续存储器管芯包括有源表面和后侧表面,其中,所述第一存储器管芯包括从所述第一存储器管芯的有源表面延伸并且突破所述基质的连接表面的正交第一键合线,并且所述后续存储器管芯包括从所述后续存储器管芯的有源表面延伸并且突破所述基质的连接表面的正交后续键合线;
处理器第一管芯,设置在所述第一存储器管芯上并且至少部分地安置在所述基质中,所述处理器第一管芯包括有源表面和后侧表面,其中,处理器凸块阵列设置在所述处理器第一管芯的有源表面上,并且其中,所述处理器凸块阵列至少部分地远离所述基质的连接表面延伸;
间隔件,设置在所述第一存储器管芯上,并且其中,所述间隔件设置在所述处理器第一管芯和所述第一存储器管芯的正交第一键合线之间。
2.根据权利要求1所述的系统级封装装置中的存储器模块,其中,所述正交第一键合线远离所述第一存储器管芯的有源表面延伸,并且其中,所述正交后续键合线远离所述后续存储器管芯的有源表面延伸。
3.根据权利要求1所述的系统级封装装置中的存储器模块,还包括:第二存储器管芯,设置在所述第一存储器管芯的后侧表面上并且在所述第一存储器管芯和所述后续存储器管芯之间;以及正交第二键合线,设置在所述第二存储器管芯上,其中,所述正交第二键合线远离所述第二存储器管芯延伸。
4.根据权利要求1所述的系统级封装装置中的存储器模块,还包括:
第二存储器管芯,设置在所述第一存储器管芯的后侧表面上并且在所述第一存储器管芯和所述后续存储器管芯之间;以及
第三存储器管芯,设置在所述第二存储器管芯的后侧表面上并且在所述第二存储器管芯和所述后续存储器管芯之间。
5.根据权利要求1所述的系统级封装装置中的存储器模块,还包括:
第二存储器管芯,设置在所述第一存储器管芯的后侧表面上并且在所述第一存储器管芯和所述后续存储器管芯之间;以及
第三存储器管芯,设置在所述第二存储器管芯的后侧表面上并且在所述第二存储器管芯和所述后续存储器管芯之间,并且其中,所述第三存储器管芯设置在所述后续存储器管芯上。
6.根据权利要求1所述的系统级封装装置中的存储器模块,还包括:
再分布层,其接触所述处理器凸块阵列和所述第一存储器管芯的正交键合线以及所述后续存储器管芯的正交键合线;以及
球栅阵列,设置在所述再分布层上。
7.根据权利要求6所述的系统级封装装置中的存储器模块,还包括:第二存储器管芯,设置在所述第一存储器管芯的后侧表面上并且在所述第一存储器管芯和所述后续存储器管芯之间。
8.根据权利要求6所述的系统级封装装置中的存储器模块,还包括:
第二存储器管芯,设置在所述第一存储器管芯的后侧表面上并且在所述第一存储器管芯和所述后续存储器管芯之间;以及
第三存储器管芯,设置在所述第二存储器管芯的后侧表面上并且在所述第二存储器管芯和所述后续存储器管芯之间。
9.根据权利要求1所述的系统级封装装置中的存储器模块,其中,所述处理器第一管芯包括存储器控制器集线器功能。
10.根据权利要求1所述的系统级封装装置中的存储器模块,其中,所述间隔件是第二管芯。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680091054.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有低栅极通路电感的功率半导体模块
- 下一篇:半导体装置
- 同类专利
- 专利分类