[发明专利]垂直晶体管器件和技术在审
申请号: | 201680091057.4 | 申请日: | 2016-12-24 |
公开(公告)号: | CN110024133A | 公开(公告)日: | 2019-07-16 |
发明(设计)人: | R·皮拉里塞泰;A·A·夏尔马;V·H·勒;G·W·杜威;J·T·卡瓦列罗斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/732 | 分类号: | H01L29/732;H01L29/66;H01L29/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 舒雄文;蹇炜 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 衬底 半导体 晶体管 第一层 垂直晶体管 源极/漏极 沟道 | ||
1.一种器件,包括:
半导体衬底;
所述半导体衬底上的第一层中的第一晶体管;以及
第二层中的第二晶体管,其中,所述第二晶体管包括第一源极/漏极(S/D)接触部、第二S/D接触部、沟道、栅极电极、以及所述栅极电极和所述沟道之间的栅极电介质;
其中:
所述第一层在所述第二层和所述半导体衬底之间;并且
所述第一S/D接触部在所述第二S/D接触部和所述第一层之间。
2.如权利要求1所述的器件,其中,所述沟道包括薄膜材料。
3.如权利要求1所述的器件,其中,所述栅极电介质环绕所述沟道,并且所述栅极电极环绕所述栅极电介质。
4.如权利要求1所述的器件,其中,所述第一S/D接触部包括半导体和n型掺杂剂。
5.如权利要求1所述的器件,其中,所述第一S/D接触部包括金属。
6.如权利要求1-5中任一项所述的器件,其中,所述器件还包括:
所述第二层中的第三晶体管,其中,所述第三晶体管包括第一S/D接触部、第二S/D接触部、沟道、栅极电极、以及所述栅极电极和所述沟道之间的栅极电介质,并且其中,所述第三晶体管的所述栅极电极与所述第二晶体管的所述栅极电极是材料上连续的。
7.如权利要求6所述的器件,其中,所述器件还包括:
所述第二层中的第四晶体管,其中,所述第四晶体管包括第一S/D接触部、第二S/D接触部、沟道、栅极电极、以及所述栅极电极和所述沟道之间的栅极电介质,并且其中,所述第四晶体管的所述栅极电极与所述第二晶体管和所述第三晶体管的所述栅极电极不是材料上连续的。
8.如权利要求7所述的器件,其中,所述第二晶体管的所述第一S/D接触部与所述第四晶体管的所述第一S/D接触部电连续。
9.如权利要求8所述的器件,还包括:
储存元件,耦合到所述第一晶体管的第一S/D接触部或第二S/D接触部。
10.如权利要求1-5中任一项所述的器件,还包括:
储存元件,耦合到所述第一S/D接触部或所述第二S/D接触部。
11.如权利要求10所述的器件,其中,所述储存元件包括电阻随机存取存储器(RRAM)元件、动态随机存取存储器(DRAM)元件、或磁随机存取存储器(MRAM)元件。
12.如权利要求10所述的器件,其中,位线耦合到所述第一S/D接触部或所述第二S/D接触部,且字线耦合到所述栅极电极。
13.一种制造垂直晶体管的方法,包括:
提供导电材料;
在所述导电材料上提供薄膜半导体材料;
图案化所述薄膜半导体材料以形成多个柱;
在所述柱的侧面上提供栅极电介质;以及
提供与所述栅极电介质接触的栅极电极。
14.如权利要求13所述的方法,其中,所述薄膜半导体材料包括非晶半导体、多晶半导体、晶体半导体、非晶半导体氧化物、多晶半导体氧化物或晶体半导体氧化物。
15.如权利要求13所述的方法,还包括:
在图案化所述薄膜半导体材料之后用蚀刻工艺图案化所述导电材料。
16.如权利要求15所述的方法,还包括:
在所图案化的导电材料周围提供绝缘材料,其中,所述栅极电极提供在所述绝缘材料上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680091057.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类