[发明专利]用于调制电桶敏感度的差异化硬掩模

说明书

描述了基于用于调制针对半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。在一个示例中，一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图为形成多个第一硬掩模部分。与第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上以及在多个电介质隔离物之间的开口中形成多个电桶。多个电桶中的选定电桶被暴露于光刻曝光并去除以限定过孔位置的集合。

技术领域

本发明的实施例属于半导体结构和处理领域，并且具体而言，基于用于调制针对半导体结构制造的电桶敏感度的下层差异化硬掩模的方法，以及所得到的结构。

背景技术

过去几十年来，集成电路中特征的缩小是日益增长的半导体工业背后的驱动力。缩小到越来越小的特征的实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储或逻辑设备，导致制造出具有增加的容量的产品。但对于越来越大的容量的驱动并不是没有问题。优化每个设备的性能的必要性变得日益显著。

集成电路通常包括导电的微电子结构，它们在本领域中称为过孔，用于将过孔上的金属线或其他互连电连接到过孔下的金属线或其他互连。过孔典型地借助光刻工艺形成。有代表性地，可以将光致抗蚀剂层旋涂在电介质层上，通过经构图的掩模将光致抗蚀剂层曝光于经构图的光化辐射，随后可以对曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，通过将光致抗蚀剂层中的开口用作蚀刻掩模来在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以用一种或多种金属或其他导电材料填充过孔开口以形成过孔。

在过去逐步减小了过孔的尺寸和间隔，预计将来过孔的尺寸和间隔至少对于一些类型的集成电路(例如高级微处理器、芯片组部件、图形芯片等)会继续逐步减小。过孔尺寸的一个量度是过孔开口的临界尺寸。过孔间隔的一个量度是过孔间距。过孔间距表示在最接近的相邻过孔之间的中心到中心距离。

当通过这种光刻工艺以极小的间距对极小的过孔进行构图时，会存在几个难题，尤其是当间距约为70纳米(nm)和/或更小时和/或当过孔开口的临界尺寸约为35nm或更小时。一个此类难题是在过孔与上覆互连之间的交叠以及在过孔与下方连接盘互连之间的交叠通常需要被控制为过孔间距四分之一左右的高容限。由于过孔间距尺寸随时间不断缩小，交叠容限倾向于随之以更快的速度缩小，超出了光刻设备能够跟得上的速度。

另一个此类难题是过孔开口的临界尺寸通常倾向于比光刻扫描器的分辨能力更快地缩小。存在用以缩小过孔开口的临界尺寸的缩小技术。但缩小量往往受到最小过孔间距的限制，以及缩小工艺的能力的限制，以便足够光学临近效应修正(OPC)中性，且不显著损害线宽度粗糙度(LWR)和/或临界尺寸均匀性(CDU)。

再另一个此类难题是光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸减小而改进，以便保持临界尺寸预算的相同的总体比例。但当前，大多数光致抗蚀剂的LWR和/或CDU特性的改进不如过孔开口的临界尺寸减小得快。

另一个此类难题是极小的过孔间距通常倾向于低于甚至极紫外(EUV)光刻扫描器的分辨能力。结果，通常会使用两个、三个或更多个不同光刻掩模，这往往增大了成本。在某个点，如果间距继续减小，即使借助多个掩模也不可能使用EUV扫描器为这些极小的间距印制过孔开口。

因而，在过孔制造技术领域需要改进。

附图说明

图1A图示了传统的对齐电桶工艺的横截面图。

图1B图示了传统的未对齐电桶工艺的横截面图。

图1C图示了根据本发明实施例的未对齐电桶工艺的横截面图。

图2A-2O图示了根据本发明实施例的使用具有差异化硬掩模的电桶进行构图的方法中的各种操作的横截面图。