[发明专利]用于RF开关的堆叠的III族氮化物晶体管及制造方法有效
| 申请号： | 201680091291.7 | 申请日： | 2016-12-30 |
| 公开（公告）号： | CN110024130B | 公开（公告）日： | 2023-10-13 |
| 发明（设计）人： | H·W·田;M·拉多萨夫列维奇;S·达斯古普塔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H10B63/00 | 分类号： | H10B63/00;H01L29/51;H01L21/768;H01L29/778 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 舒雄文;蹇炜 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 rf 开关 堆叠 iii 氮化物 晶体管 制造 方法 | ||
1.一种半导体器件，包括：
硅柱，设置在衬底上，所述硅柱具有侧壁；
III族-氮化物(N)半导体材料，设置在所述硅柱的所述侧壁上，所述III族-N半导体材料具有侧壁、最上表面和最下表面；
掺杂源极结构，设置在所述III族-N半导体材料上；
掺杂漏极结构，设置在所述III族-N半导体材料上，其中，所述掺杂漏极结构与所述掺杂源极结构间隔开；
第一栅极电介质层，设置在所述III-N族半导体材料的所述侧壁上，所述第一栅极电介质层在所述掺杂源极结构和所述掺杂漏极结构之间，
第一电阻栅极电极，设置在所述第一栅极电介质层上；
第二栅极电介质层，设置在所述III族-N半导体材料上，所述第二栅极电介质层在所述掺杂源极结构和所述掺杂漏极结构之间并与所述第一栅极电介质层间隔开；
第二电阻栅极电极，设置在所述第二栅极电介质层上；
极化电荷感生层，设置在所述III族-N半导体材料的所述侧壁上，所述极化电荷感生层在所述掺杂漏极结构和所述第一栅极电介质层之间，所述极化电荷感生层在所述第一栅极电介质层和所述第二栅极电介质层之间，并且所述极化电荷感生层在所述第二栅极电介质层和所述掺杂源极结构之间；以及
源极金属层，设置在所述掺杂源极结构下方并与所述掺杂源极结构接触。
2.如权利要求1所述的半导体器件，其中，所述第一电阻栅极电极包括与所述第一栅极电介质层接触的第一栅极电极并包括具有蛇形形状的第一电阻器，并且其中，所述第二电阻栅极电极包括与所述第二栅极电介质层接触的第二栅极电极并包括具有所述蛇形形状的第二电阻器。
3.如权利要求1所述的半导体器件，其中，所述III族-N半导体材料包括氮化镓(GaN)。
4.如权利要求1所述的半导体器件，其中，所述极化电荷感生层包括包含铝的III族-N半导体材料。
5.如权利要求1所述的半导体器件，其中，所述掺杂漏极结构设置在所述III族-N半导体材料的最上表面上，并且所述掺杂源极结构设置在所述III族-N半导体材料的所述侧壁上。
6.如权利要求1所述的半导体器件，其中，所述源极金属层在所述III族-N半导体材料下方。
7.如权利要求1所述的半导体器件，其中，所述掺杂源极结构和所述掺杂漏极结构包括n型杂质掺杂剂。
8.如权利要求1所述的半导体器件，其中，所述电阻栅极电极具有至少50千欧的电阻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201680091291.7/1.html，转载请声明来源钻瓜专利网。
