[发明专利]高级光刻和自组装装置

权利要求书

1.一种集成电路结构，包括：

多个半导体主体，所述多个半导体主体从半导体衬底的表面突出，所述多个半导体主体具有通过部分主体部所中断的栅格图案；

沟槽隔离层，所述沟槽隔离层在所述多个半导体主体之间并且与所述多个半导体主体的下部相邻、但是没有与所述多个半导体主体的上部相邻，其中所述沟槽隔离层处于所述部分主体部之上；

一个或多个栅电极堆叠，所述一个或多个栅电极堆叠在所述多个半导体主体的所述上部的顶面上并且与所述多个半导体主体的所述上部的侧壁横向相邻并且在所述沟槽隔离层的部分上；以及

后道工艺金属化层，所述后道工艺金属化层在所述一个或多个栅电极堆叠上方，所述后道工艺金属化层包括沿相同方向的多个交替第一和第二导电线类型，其中所述第一导电线类型的总组成与所述第二导电线类型的总组成是不同的。

2.如权利要求1所述的集成电路结构，其中所述第一导电线类型的线路间隔开节距，并且其中所述第二导电线类型的线路间隔开所述节距。

3.如权利要求1所述的集成电路结构，其中所述多个交替第一和第二导电线类型处于层间介电ILD层中。

4.如权利要求1所述的集成电路结构，其中所述多个交替第一和第二导电线类型的线路通过空气隙来分隔。

5.如权利要求1所述的集成电路结构，其中所述第一导电线类型的所述总组成大体上包括铜，并且其中所述第二导电线类型的所述总组成大体上包括从由Al、Ti、Zr、Hf、V、Ru、Co、Ni、Pd、Pt、Cu、W、Ag、Au及其合金所组成的组中选取的材料。

6.如权利要求1所述的集成电路结构，其中所述多个交替第一和第二导电线类型的线路各自包括沿所述线路的底部和侧壁的阻挡层。

7.如权利要求1所述的集成电路结构，其中所述多个交替第一和第二导电线类型的线路各自包括沿所述线路的底部但是不沿所述线路的侧壁的阻挡层。

8.如权利要求1所述的集成电路结构，其中所述多个交替第一和第二导电线类型的线路的一个或多个线路连接到底层通孔，所述底层通孔连接到底层金属化层，所述底层金属化层处于所述一个或多个栅电极堆叠与所述后道工艺金属化层之间，并且其中所述多个交替第一和第二导电线类型的线路的一个或多个线路通过介电插塞来中断。

9.如权利要求1所述的集成电路结构，其中所述栅格图案具有恒定节距。

10.如权利要求1所述的集成电路结构，还包括：

所述一个或多个栅电极堆叠的两侧上的源区或漏区，其中所述源区或漏区与所述多个半导体主体的所述上部相邻，并且包括与所述半导体主体的半导体材料不同的半导体材料。

11.如权利要求1所述的集成电路结构，还包括：

所述一个或多个栅电极堆叠的两侧上的源区或漏区，其中所述源区或漏区处于所述多个半导体主体的所述上部内。

12.如权利要求1所述的集成电路结构，其中所述一个或多个栅电极堆叠中的每个堆叠包括高k栅介电层和金属栅电极。

13.如权利要求1所述的集成电路结构，其中所述第一导电线类型具有带有与所述第二导电线类型的上表面的金属组成不同的金属组成的上表面。