[发明专利]用于异构计算的系统、方法和装置

权利要求书

1.一种系统，包括：

多个异构处理元件；

硬件异构调度器，用于分派用于在所述多个异构处理元件中的一个或多个异构处理元件上执行的指令，所述指令对应于将由所述多个异构处理元件中的所述一个或多个异构处理元件处理的代码片段，其中，所述指令对于所述多个异构处理元件中的所述一个或多个异构处理元件中的至少一个异构处理元件而言是本机指令。

2.根据权利要求1所述的系统，其中，所述多个异构处理元件包括有序处理器核心、乱序处理器核心和打包数据处理器核心。

3.根据权利要求2所述的系统，其中，所述多个异构处理元件还包括加速器。

4.根据权利要求1-3中任一项所述的系统，其中，所述硬件异构调度器还包括：

程序阶段检测器，用于检测所述代码片段的程序阶段；

其中，所述多个异构处理元件包括具有第一微架构的第一处理元件和具有第二微架构的第二处理元件，所述第二微架构不同于所述第一微架构；

其中，所述程序阶段是包括第一阶段和第二阶段的多个程序阶段之一，并且指令的分派部分地基于所检测到的程序阶段；并且

其中，与所述第二处理元件对所述代码片段的处理相比，所述第一处理元件对所述代码片段的处理将产生改进的每瓦特性能特征。

5.根据权利要求1-4中任一项所述的系统，其中，所述硬件异构调度器还包括：

选择器，用于选择所述多个处理元件中的一种类型的处理元件，以执行所接收的代码片段并通过分派来在所选类型的处理元件中的处理元件上调度所述代码片段。

6.根据权利要求1所述的系统，其中，所述代码片段是与软件线程相关联的一个或多个指令。

7.根据权利要求5-6中任一项所述的系统，其中，对于数据并行程序阶段，所选类型的处理元件是用于执行单指令多数据(SIMD)指令的处理核心。

8.根据权利要求5-7中任一项所述的系统，其中，对于数据并行程序阶段，所选类型的处理元件是用于支持密集算术基元的电路。

9.根据权利要求5-7中任一项所述的系统，其中，对于数据并行程序阶段，所选类型的处理元件是加速器。

10.根据权利要求5-9中任一项所述的系统，其中，数据并行程序阶段包括使用相同控制流同时处理的数据元素。

11.根据权利要求5-10中任一项所述的系统，其中，对于线程并行程序阶段，所选类型的处理元件是标量处理核心。

12.根据权利要求5-11中任一项所述的系统，其中，线程并行程序阶段包括使用独特控制流的数据依赖分支。

13.根据权利要求2-12中任一项所述的系统，其中，对于串行程序阶段，所选类型的处理元件是乱序核心。

14.根据权利要求2-13中任一项所述的系统，其中，对于数据并行程序阶段，所选类型的处理元件是用于执行单指令多数据(SIMD)指令的处理核心。

15.根据权利要求1-14中任一项所述的系统，其中，所述硬件异构调度器用于支持多种代码类型，包括编译代码、内在函数、汇编代码、库、中间代码、卸载代码和设备代码。

16.根据权利要求5-15中任一项所述的系统，其中，所述硬件异构调度器用于在所选类型的处理元件不能本地处理所述代码片段时模拟功能。

17.根据权利要求1-15中任一项所述的系统，其中，所述硬件异构调度器用于在可用的硬件线程的数目被超额认订时模拟功能。