[发明专利]移位寄存器单元、驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，用于驱动相邻两行像素，其特征在于，包括奇数行输入端、偶数行输入端、奇数行栅极驱动信号输出端、偶数行栅极驱动信号输出端、复位端、第一时钟信号输入端和第二时钟信号输入端，所述移位寄存器单元还包括：

上拉节点输入子单元，分别与一上拉节点、所述奇数行输入端、所述偶数行输入端和第一电平输出端连接；

复位子单元，与所述上拉节点、所述复位端和第二电平输出端连接，用于在复位阶段在由所述复位端接入的复位信号的控制下控制所述上拉节点与第二电平输出端连接；

上拉节点下拉子单元，与所述上拉节点、奇数行下拉节点、偶数行下拉节点和第二电平输出端连接，用于当所述奇数行下拉节点的电位和/或偶数行下拉节点的电位为第一电平时控制所述上拉节点与所述第二电平输出端连接；

下拉控制节点下拉子单元，分别与所述上拉节点、奇数行下拉控制节点、偶数行下拉控制节点和第二电平输出端连接，用于在所述上拉节点的电位为第一电平时控制所述奇数行下拉控制节点和所述偶数行下拉控制节点都与所述第二电平输出端连接；

下拉节点控制子单元，分别与奇数行电压输出端、偶数行电压输出端、所述上拉节点、所述奇数行下拉控制节点、所述偶数行下拉控制节点、所述奇数行输入端、所述偶数行输入端、所述奇数行下拉节点和所述偶数行下拉节点连接；以及，

栅极驱动输出子单元，分别与所述奇数行下拉节点、所述偶数行下拉节点、所述上拉节点、所述奇数行栅极驱动信号输出端、所述偶数行栅极驱动信号输出端、所述第一时钟信号输入端和所述第二时钟信号输入端连接。

2.如权利要求1所述的移位寄存器单元，其特征在于，还包括：起始子单元，分别与起始信号输出端、所述上拉节点和第二电平输出端连接，用于在起始阶段在所述起始信号输出端输出的起始信号的控制下控制所述上拉节点与第二电平输出端连接。

3.如权利要求1所述的移位寄存器单元，其特征在于，还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元，其中，

所述进位输出子单元，分别与所述奇数行进位输出端、所述偶数行进位输出端、所述上拉节点、所述奇数行下拉节点、所述偶数行下拉节点、所述第一时钟信号输入端、所述第二时钟信号输入端和第二电平输出端连接，用于当所述上拉节点的电位为第一电平时控制所述奇数行进位输出端与所述第一时钟信号输入端连接并控制所述偶数行进位输出端与所述第二时钟信号输入端连接，当所述奇数行下拉节点的电位为第一电平时控制所述奇数行进位输出端与第二电平输出端连接，当所述偶数行下拉节点的电位为第一电平时控制所述偶数行进位输出端与第二电平输出端连接。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述进位输出子单元包括：

第一奇数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述奇数行进位输出端连接；

第二奇数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；

第三奇数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；

第一偶数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第二时钟信号输入端连接，第二极与所述偶数行进位输出端连接；

第二偶数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接；以及，

第三偶数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接。