[发明专利]一种实现栅极驱动电路的系统和方法

说明书

本发明涉及一种实现栅极驱动电路的系统和方法。提供了一种实现栅极驱动电路的系统，包括：驱动芯片，包括高边(high‑side)控制电路，包括高边驱动管、第一P沟道金属氧化物半导体PMOS开关和第二PMOS开关、以及高边延时组件，其中高边延时组件的输入接收栅极电压检测信号并且输出连接到并联的第一PMOS开关；以及低边(low‑side)控制电路，包括并联连接的第一低边驱动管和第二低边驱动管，其中第一低边驱动管的驱动能力大于第二低边驱动管的驱动能力，以及低边延时组件；以及MOS功率级，MOS功率级包括功率晶体管并且功率晶体管的栅极与高边控制电路和低边控制电路分别连接。

技术领域

本发明涉及电路领域，更具体地涉及一种应用于开关电源的新型栅极驱动电路实现方法，其可以在系统效率和EMI(Electro-Magnetic Interference，电磁干扰)之间进行很好的优化和折中。

背景技术

开关电源应用中，控制外部功率MOS(Metal Oxide Semiconductor，金属氧化物半导体)开关的芯片级驱动电路设计，需要在保证较高的系统效率的前提下，满足EMI要求。

在传统的驱动电路设计中，上述两个要求很难同时满足，当驱动很强时，开关损耗可以降低，得到比较高的传输效率，但此时，EMI往往不能满足要求。

图1是示出了传统的实现栅极驱动电路的系统的简化图。图1中包括了驱动芯片和外部功率MOS。

图2是示出了如图1中所示的系统的Vg波形图。不同强度的Gate驱动下的Vg波形对比如图2所示。如图2的实线所示，在驱动较强时，栅级驱动波形的上升沿和下降沿都比较快，且波形上会呈现明显的振荡，这会影响EMI特性。另一方面，如虚线所示，在驱动较弱时，栅级驱动波形的上升沿和下降沿变得比较缓慢，振荡得以抑制，但驱动损耗会增大。

如图2所示，当施加电压时，将产生输入电流I_gate＝I₁+I₂；施加栅-源电压Vgs，则漏-源电压Vds就会下降。在导通或关断过程中，栅-源极的总等效电容器Ceq如等式1所示：

I_gate＝I₁+I₂＝(Cgd×(1+Av)+Cgs)×dVgs/dt＝Ceq×dVgs/dt (等式1)

其中，I_gate为栅极电流，I₁为流过栅漏电容器Cgd的电流，I₂为流过栅源电容器Cgs的电流，而(1+Av)称作米勒效应参数，它描述了输出和输入之间的电容反馈。当栅-漏电压接近于零时，将会产生米勒效应。在MOS开通前，D极电压大于G极电压，MOS寄生电容器Cgd储存的电量需要在其导通时注入G极与其中的电荷中和。米勒效应会严重增加MOS的开通损耗，产生米勒平台，从而MOS管不能迅速进入导通或关断状态。

提出过一些改善的架构，然而其通常只能对驱动上升和下降沿做等量的调节，而无法对上升和下降沿分别调节，灵活性差。如果希望对上升和下降沿分别做调节，可对上升沿和下降沿引入不同的电阻，但这样的驱动架构也很难在损耗和EMI之间做很好的折中。

实际系统设计时，解决EMI的系统本质上就是要在上升沿或者下降沿的米勒平台之前，将驱动能力减弱，减小如图2所示的开启和关断振荡，以减小对EMI的影响。但在Vg米勒平台结束之前，希望将驱动能力加强，快速开启或者关断功率MOS管，以最大限度降低驱动损耗，提高效率。本发明中，将提供可以在效率和EMI要求之间进行很好折中的驱动架构。

发明内容