[发明专利]高压ESD保护触发电路

说明书

技术领域

本发明涉及一种静电释放(Electro Static Discharge，ESD)保护的触发电路，特别是一种高压ESD保护触发电路。

背景技术

在集成电路生产、封装、测试、存放、搬运过程中，静电放电作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，集成电路被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对集成电路电路加以保护显得十分重要。

图1示出了现有技术ESD的保护电路图。现有ESD保护电路包括NMOS管和电阻，NMOS管的漏极连接输入输出(IO)衬垫(PAD)，NMOS管的源极接地，电阻连接在NMOS管的栅极和源极之间。在ESD正脉冲产生时，ESD正脉冲会使高压通过NMOS管的漏栅电容耦合到栅极使NMOS管打开，从而实现静电释放。图1中作为输出电路的N型驱动管(N_driver)即NMOS管N102也会直接接触到ESD正脉冲，NMOS管的漏极连接输入输出衬垫、源极接地，NMOS管的栅极连接驱动信号Pre-drive，驱动信号Pre-drive由内部电路(未示出)提供。NMOS管本来是作为输出电路的驱动管的，由于NMOS管的漏极之间和输入输出衬垫连接，故NMOS管身要具有ESD自保护能力。现有技术中，为了使N_driver管即NMOS管具有ESD自保护能力，一般N_driver管需要按照ESD的规则(rule)来设计，即通过按照ESD的规则(rule)来设计使得N_driver有ESD自保护的能力。因为普通常规(normal)的NMOS的ESD自保护能力是相当弱的。而在ESD的rule中，一般都需要NMOS在漏区(drain)端增加硅化物阻挡层(silicide block，SB)。

常规的高压IO的输出一般要按照ESD的rule(规则)来设计，才会有较强的ESD自保护能力。而有些应用比如大驱动、开关管等要求使用的MOS非常大，通常要到几千甚至几万微米，这个时候如果按照ESD的rule来设计会需要非常大的输入输出(IO)面积。如果按照常规的规则normal rule来设计，又常常不能均匀开启，ESD自保护能力差，这个时候就需要ESD触发电路来提高ESD自保护的能力。

发明内容

本发明要解决的技术问题是提供一种高压ESD保护的触发电路，能提高输出驱动管的自保护能力。

为解决以上技术问题，本发明提供一种高压ESD保护触发电路，所述触发电路包括：

一具有电压钳位的器件，其阴极接输入输出衬垫；

一电容，其第一端接输入输出衬垫；

一第一电阻和第二电阻；

一第一NMOS管，其源极接地，其栅极与所述电容的第二端相连接，其漏极与所述第二电阻的第一端相连接；

所述具有电压钳位的器件的阳极与所述第二电阻的第二端相连接，所述第一电阻的一端与所述电容的第二端以及所述第一NMOS管的栅极相连接，所述第一电阻的另一端接地。

优选地，所述电路还包括一驱动NMOS管，所述驱动NMOS管的栅极与所述具有电压钳位的器件的阳极相连接，所述驱动NMOS管的漏极接所述输入输出衬垫，所述驱动NMOS管的源极接地。

优选地，所述驱动NMOS管的栅极与第一NMOS管之间串联所述第二电阻。

优选地，所述驱动NMOS管的栅极连接内部电路。

优选地，所述具有电压钳位的器件的击穿电压高于输入输出衬垫的工作电压。

优选地，所述具有电压钳位的器件的击穿电压低于所述驱动NMOS管的击穿电压。

优选地，所述第一电阻为1000欧姆以上，所述第二电阻为1000欧姆以上。

优选地，所述具有电压钳位的器件为钳位二极管。

优选地，所述具有电压钳位的器件为双极结型晶体管。

优选地，所述具有电压钳位的器件为P-LDMOS管。

优选地，所述具有电压钳位的器件为N-LDMOS管。

本发明采用的高压ESD保护触发电路，让大尺寸的驱动NMOS管(N_Driver，N型驱动管)的gate端在ESD时置高电位，均匀开启驱动NMOS管(N_Driver管)的所有沟道帮助泄放ESD电流，提高ESD保护的能力。

附图说明

图1为现有技术的ESD保护电路图。

图2为本发明一较佳实施例的高压ESD保护触发电路图。

具体实施方式