[发明专利]功耗控制电路、电器设备及功耗控制方法

说明书

技术领域

本发明涉及功耗控制技术领域，具体涉及一种功耗控制电路、电器设备及功耗控制方法。

背景技术

由于集成电路所要实现的功能越来越复杂，晶体管数量越来越多，芯片的电能消耗也随之增大。但是在当今物联网及便携设备越来越普及的时代，电池体积要求越来越小，对设备的待机时间却要求越来越长，故而要求芯片的功耗要尽可能的低，因此要求芯片在空闲的时候进入低功耗模式，以降低功耗。

在芯片进入低功耗模式后，需要相关的标志来记录这样一种状态，当芯片退出低功耗模式时，芯片的CPU通过读取该相关的标志以确定当前是由低功耗模式被唤醒的，之后可能需要进行某些操作。由于低功耗模式一般会将时钟源也关掉，因此芯片要通过相关的复位才能被唤醒，但该复位信号不可以把先前的标志位也给复位掉。

发明内容

基于上述现状，本发明的主要目的在于提供一种功耗控制电路、电器设备及功耗控制方法，可以在芯片被复位唤醒及退出低功耗模式后，实现锁存的低功耗模式标志不会被唤醒复位指令清除的目的。

为解决上述技术问题，本发明的技术方案提供了一种功耗控制电路，用于控制芯片的功耗，所述功耗控制电路包括：控制模块、写入模块以及锁存模块；

所述控制模块用于在接收到低功耗控制指令时执行关断所述芯片的时钟源的操作，使所述芯片进入低功耗模式，并在关断所述芯片的时钟源的同时执行向所述写入模块发送第一控制信号的操作以及在接收到唤醒复位指令时执行打开所述芯片的时钟源的操作，使所述芯片退出低功耗模式；

所述写入模块用于在接收到所述第一控制信号时执行向所述锁存模块发送写入信号的操作，使所述锁存模块写入低功耗模式标志；

所述锁存模块用于在所述芯片处于低功耗模式时以及退出低功耗模式之后锁存所述低功耗模式标志，当所述芯片退出低功耗模式时，所述芯片的中央处理器通过读取所述锁存模块锁存的所述低功耗模式标志确定当前所述芯片是由低功耗模式被唤醒的。

优选地，在所述芯片上电复位时，所述锁存模块执行对自身复位清零的操作。

优选地，所述控制模块包括第一控制单元和第二控制单元；

所述第一控制单元用于在接收到所述低功耗控制指令时执行向所述第二控制单元发送第二控制信号、向所述写入模块发送所述第一控制信号的操作以及在接收到所述唤醒复位指令时执行向所述第二控制单元发送第三控制信号的操作；

所述第二控制单元用于在接收到所述第二控制信号时执行关断所述芯片的时钟源的操作，使所述芯片进入低功耗模式，以及在接收到所述第三控制信号时执行打开所述芯片的时钟源的操作，使所述芯片退出低功耗模式。

优选地，在所述芯片上电复位时，所述第一控制单元执行向所述第二控制单元发送第四控制信号的操作，以使所述第二控制单元打开所述时钟源。

优选地，所述第一控制单元包括第一D触发器、第一反相器和第二反相器；

所述第一D触发器的Q端分别与所述第一反相器的输入端、所述第二反相器的输入端相连，所述第一D触发器的CP端通过所述第二控制单元与所述芯片的时钟源相连，以使所述第一D触发器在所述第二控制单元的控制下接收所述芯片的时钟源的时钟信号，所述第一D触发器的D端用于接收所述低功耗控制指令，所述第一D触发器的CLR端用于接收所述唤醒复位指令；

所述第一反向器的输出端与所述第二控制单元相连，所述第一反向器的输出端用于向所述第二控制单元发送所述第二控制信号和所述第三控制信号；

所述第二反相器的输出端与所述写入模块相连，所述第二反相器的输出端用于向所述写入模块发送所述第一控制信号。

优选地，所述第二控制单元包括时钟门控；

所述时钟门控的使能端与所述第一控制单元相连，所述时钟门控的使能端用于接收所述第一控制单元发送的所述第二控制信号和所述第三控制信号，所述时钟门控的输入端连接所述芯片的时钟源，所述时钟门控的输出端根据所述时钟门控的使能端所接收的信号输出所述芯片的时钟源的时钟信号。

优选地，所述写入模块包括第二D触发器和第三D触发器；

所述第二D触发器的CP端和所述第三D触发器的CP端均通过所述第二控制单元与所述芯片的时钟源相连，以使所述第二D触发器和所述第三D触发器在所述第二控制单元的控制下接收所述芯片的时钟源的时钟信号；

所述第二D触发器的CLR端、所述第三D触发器的CLR端与所述第一控制单元相连，所述第二D触发器的CLR端和所述第三D触发器的CLR端用于接收所述第一控制单元发送的所述第一控制信号；