[发明专利]用于早期检测TS至PC短路问题的方法

说明书

本发明涉及用于早期检测TS至PC短路问题的方法，其提供用以支持在TS‑CMP制程阶段在线检测TS‑PC短路缺陷的方法。实施例包括提供半导体衬底，该衬底具有多个部分形成的MOSFET装置；对该衬底执行第一缺陷检测，该第一检测包括ACC；基于该第一检测识别该衬底上的一个或多个BVC候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。

技术领域

本发明涉及金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect transistor；MOSFET)装置的制造，尤其适用于检测14纳米(nm)技术节点及以下的源极/漏极(TS)至栅极(PC)(TS-PC)短路。

背景技术

就MOSFET装置制造而言，TS-PC短路缺陷是先进制程技术开发的一些最常见且不利的失效机制。在线检测TS-PC短路缺陷对于因新的材料/流程实施而可能发生于原子级上的新短路机制尤具挑战性。一般来说，由于分辨率及对比度限制，严重的TS-PC短路缺陷无法通过光学检测方法检测。

电子束检测(electron beam inspection；EBI)一直是在装置制程的栅极接触(CB)化学机械抛光(chemical mechanical polishing；CMP)(CB-CMP)阶段检测TS-PC电性缺陷的最常用的在线检测方法。目前，CB-CMP是TS-PC短路缺陷的唯一检测点。不过，周期时间太长，因此缺陷可能在TS-CMP阶段已经存在。目前，由于基本的挑战，不可能在TS-CMP阶段检测TS-PC短路缺陷。就周期时间、预警制程异常以及降低大批量生产的成本而言，在TS-CMP阶段早期检测TS-PC短路缺陷具有很大的实用价值。

因此，需要有能够在TS-CMP制程阶段在线检测TS-PC缺陷的方法。

发明内容

本发明的一个态样是一种双态物理过滤和/或亮电压对比(bright voltagecontrast；BVC)滋扰抑制以支持在TS-CMP制程阶段在线检测TS-PC短路缺陷的方法。

本发明的另一个态样是一种基于TS-CMP层的共用接触(share contact；SC)设计通过沟道辅助导电(channel assisted conduction；CAC)检测TS-PC短路缺陷的方法。

本发明的又一个态样是一种基于在线EBI扫描结果监控并测量TS-PC叠置(overlay；OVL)偏移及制程窗口变化的方法。

本发明的额外态样以及其它特征将在下面的说明中阐述，且本领域的普通技术人员在检查下文以后将在某种程度上清楚该些额外态样以及其它特征，或者该些额外态样以及其它特征可自本发明的实施中获知。本发明的优点可如所附权利要求中所特别指出的那样来实现和获得。

依据本发明，一些技术效果可通过一种方法在某种程度上实现。该方法包括：提供半导体衬底，该衬底具有多个部分形成的MOSFET装置；对该衬底执行第一缺陷检测，该第一检测包括先进充电控制(advanced charging control；ACC)；基于该第一检测识别该衬底上的一个或多个BVC候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。本发明的态样包括：该第一及第二缺陷检测为EBI。其它态样包括：各该一个或多个BVC缺陷是源极/漏极至栅极短路。