[发明专利]传输接口芯片以及其测试方法

说明书

传输接口芯片以及其测试方法。该传输接口芯片内建测试功能。测试时发送端连结接收端。一回送测试电路产生一测试序列。该测试序列包括一密钥重置码以及接续该密钥重置码的多个测试码。一加扰器加扰该测试序列，以供输出该发送端再回送该接收端。该接收端自该发送端接收到的信号经该均衡器处理后由该解扰器解扰，交由该回送测试电路比对，以判断该传输接口芯片是否功能正常。该密钥重置码用于同步该加扰器以及该解扰器的动态变化密钥。该均衡器由加扰的该等测试码最佳化。

技术领域

本发明涉及传输接口芯片的测试技术。

背景技术

传输接口芯片传统以一自动测试机台(Automatically Test Equipment，ATE)作测试。待测的传输接口芯片安装在该自动测试机台上，由该自动测试机台检验待测的传输接口芯片的发送端(TX)信号的正确度，更由该自动测试机台供应信号至待测的传输接口芯片的接收端(RX)测试待测的传输接口芯片的信号接收功能。

然而，随着半导体技术发展，传输接口芯片的数据传输率大幅提升，自动测试机台的等级也必须相应提升。以高速通用串行总线传输(如USB 3.0或USB3.1…等)为例，自动测试机台的设计相当复杂且造价昂贵。

发明内容

本申请公开一种内建式传输接口芯片以及其测试技术。

根据本申请一种实施方式所实现的一传输接口芯片具有一发送端、一接收端、一回送测试电路、一加扰器、一均衡器以及一解扰器。回送测试时，该发送端连结该接收端。该回送测试电路产生一测试序列。该测试序列包括一密钥重置码以及接续该密钥重置码的多个测试码。该加扰器加扰该测试序列，以供输出该发送端再回送该接收端。该接收端自该发送端接收到的信号经该均衡器处理后由该解扰器解扰，交由该回送测试电路比对，以判断该传输接口芯片是否功能正常。该密钥重置码用于同步该加扰器以及该解扰器的动态变化密钥。该均衡器由加扰的该等测试码最佳化。

根据本申请一种实施方式所实现的一传输接口芯片测试方法包括：将一传输接口芯片的一发送端连结至该传输接口芯片的一接收端；令该传输接口芯片自身产生一测试序列，该测试序列包括一密钥重置码以及接续该密钥重置码的多个测试码；令该传输接口芯片的一加扰器加扰该测试序列，以供输出该发送端再回送该接收端；以及，使该接收端自该发送端接收到的信号经该传输接口芯片的一均衡器处理后由该传输接口芯片的一解扰器解扰，并比对该解扰器的输出，以判断该传输接口芯片是否功能正常，其中，该密钥重置码用于同步该加扰器以及该解扰器的动态变化密钥，且该均衡器由加扰的该等测试码最佳化。

下文特举实施例，并配合所附图示，详细说明本发明内容。

附图说明

图1为方块图，图解根据本申请一种实施方式所实现的一传输接口芯片100；

图2根据本申请一种实施方式图解测试序列Test_Seq的内容；以及

图3为流程图，根据本申请一种实施方式图解传输接口芯片100的回送测试程序。

【符号说明】

100～传输接口芯片； 102～回送测试电路；

104～加扰器； 106～均衡器；

108～解扰器； 112～测试序列产生器；

114～数据检查器； Err_Cnt～错误计数寄存器；

Logic_Idle～测试码；

LPBK_E～回送测试始能信号；

LPBK_S～测试路径确认寄存器；

Repeated_P～数字码，多个测试码；