[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，基底内具有相邻接的第一阱区和第二阱区；在第二阱区内形成第一隔离层，第一隔离层将第二阱区分为靠近第一阱区的第一区域、第二区域以及第三区域；形成栅极结构和第一掩膜栅结构；在栅极结构露出的第一阱区内和第一掩膜栅结构露出的第二阱区第二区域内分别形成源漏掺杂区。本发明技术方案能够延长第二阱区内源漏掺杂区与第一阱区内源漏掺杂区之间的距离，有利于延长所形成半导体结构源区与漏区之间的距离，延长半导体结构沟道导通后电流通道的长度，有利于提高半导体结构的耐压性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

横向扩散场效应晶体管(Laterally Diffused Metal Oxide Semiconductor,LDMOS)是一种常用的高压器件。

LDMOS由于更容易与CMOS工艺兼容而被广泛采用。LDMOS是一种双扩散结构的功率器件，在相同的源区或漏区进行两次注入，一次注入浓度较大的砷离子，另一次注入浓度较小的硼离子。注入之后再进行一个高温推进过程，由于硼离子扩散比砷离子快，因此硼离子在栅极边界下方会沿着横向扩散更远，从而形成一个有浓度梯度的沟道。LDMOS沟道的长度由两次横向扩散的距离之差决定。

为了提高耐压性，源区和漏区之间还设置有一个漂移区，漂移区的掺杂浓度较低。因此，当LDMOS接高压时，漂移区由于电阻较大，所以分压较高，能够承受更高的电压。

但是现有技术所形成LDMOS的耐压性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高半导体结构的耐压性能。

为解决上述问题，本发明提供一种半导体结构，包括：

基底，所述基底内具有相邻接的第一阱区和第二阱区，所述第一阱区内具有第一类型掺杂离子，所述第二阱区内具有第二类型掺杂离子；位于所述第二阱区内的第一隔离层，所述第一隔离层将所述第二阱区分为靠近所述第一阱区的第一区域、远离所述第一阱区的第二区域以及位于所述第一隔离层下的第三区域；位于所述第一阱区上的栅极结构，所述栅极结构还位于所述第二阱区第一区域上；位于所述第二阱区上的第一掩膜栅结构，所述第一掩膜栅结构位于靠近第一区域的部分第二区域上；分别位于所述第一阱区和第二阱区内的源漏掺杂区，所述第一阱区内的源漏掺杂区位于所述栅极结构露出的第一阱区内，所述第二阱区内的源漏掺杂区位于所述第一掩膜栅结构露出的第二阱区第二区域内。

相应的，本发明还提供一种半导体结构的形成方法，包括：

形成基底，所述基底内具有相邻接的第一阱区和第二阱区，所述第一阱区内具有第一类型掺杂离子，所述第二阱区内具有第二类型掺杂离子；在所述第二阱区内形成第一隔离层，所述第一隔离层将所述第二阱区分为靠近所述第一阱区的第一区域、远离所述第一阱区的第二区域以及位于所述第一隔离层下的第三区域；形成位于所述第一阱区上的栅极结构和位于所述第二阱区上的第一掩膜栅结构，所述栅极结构还位于所述第二阱区第一区域上，所述第一掩膜栅结构位于靠近第一区域的部分第二区域上；在所述栅极结构露出的第一阱区内和所述第一掩膜栅结构露出的第二阱区第二区域内分别形成源漏掺杂区。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案在靠近第一区域的部分第二阱区第二区域上形成第一掩膜栅结构；之后，在所述第一掩膜栅结构露出的第二阱区第二区域内形成源漏掺杂区。由于第二区域内的源漏掺杂区形成于第一掩膜栅结构露出的第二阱区第二区域内，也就是说，所述源漏掺杂区位于所述第一掩膜栅结构远离所述第一阱区的一侧，所以所述第一掩膜栅结构的设置，能够延长所述第二阱区内源漏掺杂区与所述第一阱区内源漏掺杂区之间的距离，有利于延长所形成半导体结构源区与漏区之间的距离，延长所述半导体结构沟道导通后电流通道的长度，有利于提高所述半导体结构的耐压性能。