[发明专利]一种多控制器存储阵列读写负载均衡方法及装置

说明书

本发明公开了一种多控制器存储阵列读写负载均衡方法及装置，应用于具有多个控制器的存储阵列，通过采集存储阵列中各个控制器的基本读写信息，选取决策指数最优的控制器为逻辑单元LUN的主控制器，并将目标端口按照所属控制器进行分组，为逻辑单元LUN主控制器对应的目标端口组设置更高的优先级；然后获取主机访问逻辑单元LUN的路径的状态，建立增强学习算法模型，并根据增强学习算法模型计算得到主机在下一次需要变换访问逻辑单元LUN的路径时对应的最优路径。本发明的装置包括主控制器选择模块、配置模块和路径选择模块。本发明的方法及装置，可以使得存储阵列I/O的负载均衡度达到最好，性能达到最优。

技术领域

本发明属于计算机存储访问技术领域，尤其涉及一种多控制器存储阵列读写负载均衡方法及装置。

背景技术

主机(HOST)在访问多控制器存储设备的逻辑单元(LUN)时，由于各存储控制器共享后端磁盘，一个LUN可以同时共存于各存储控制器系统中，为了有效地组织和管理存储资源，取其中一个控制器为优选控制器，也即主控制器，其他存储控制器称为此LUN的备控制器。由于每个存储控制器都有多个业务网络端口(目标端口)，因此主机可以通过多条链路来访问同一个LUN，构成多路径场景。

在多路径场景下，主机访问一个LUN存在多条读写(I/O)链路，但不同链路由于物理特性(比如千兆、万兆或FC等)或逻辑流程的不同而性能差异很大。因此，在I/O分发时读写指令需要在多条链路间进行路径选择，相关算法的合理与否决定了I/O性能的优劣。同时，由于主控制器对应的链路默认优先级最高，I/O优先从这些路径下发，因此LUN存储控制器属主需要在各控制器间进行均衡分配，以免存储控制器彼此间I/O负载差别过大，导致性能大幅下降。

目前，多控制器存储设备中逻辑卷LUN属主分配和多链路路径选择方案多种多样，各厂商都有自己的多路径软件和逻辑卷属主配置子系统，种类繁多、配置复杂，并且存在以下问题：

逻辑卷主控制器的分配不够合理。目前，传统的LUN控制器属主的配置都是通过系统管理界面手动操作的，由于难于全面掌握各控制器的状态信息，管理员很难有效地进行主控制器的划分。

I/O路径规划对性能和可用性的影响较大。现有的多路径配置无法有效地约束I/O下发路径，I/O在一台控制器上拥堵或饥饿都会损耗I/O性能，对可用性也造成了一定的影响。

现有的I/O路径选择算法一般基于启发式的方法，灵活性不足，无法做到自适应地根据当前各控制器负载及各I/O路径物理特性进行路径切换。

发明内容

本发明的目的是提供一种多控制器存储阵列读写负载均衡方法及装置，以避免现有技术中逻辑卷主控制器的分配不够合理，以I/O路径规划无法有效约束的问题。

为了实现上述目的，本发明技术方案如下：

一种多控制器存储阵列读写负载均衡方法，应用于具有多个控制器的存储阵列，所述多控制器存储阵列读写负载均衡方法，包括：

采集存储阵列中各个控制器的基本读写信息，根据各个控制器的基本读写信息，计算得到每个控制器的决策指数，选取决策指数最优的控制器为逻辑单元LUN的主控制器；

将目标端口按照所属控制器进行分组，并根据逻辑单元LUN所在的控制器来设置目标端口组TPG的属性，为逻辑单元LUN主控制器对应的目标端口组设置更高的优先级；

获取主机访问逻辑单元LUN的路径的状态，建立增强学习算法模型，并根据增强学习算法模型计算得到主机在下一次需要变换访问逻辑单元LUN的路径时对应的最优路径。

进一步地，所述各个控制器的基本读写信息包括控制器的带宽、IOPS、LUN数目、LUN总容量、总I/O error率、故障率、I/O突发率、总I/O量。