[发明专利]一种多FPGA上电自动配置方法

说明书

技术领域

本发明涉及FPGA配置这一技术领域，具体而言，涉及一种同时对多片FPGA进行上电配置的多FPGA上电自动配置方法。

背景技术

随着摩尔定律(Moore’s Law)不断的被人们用一代代技术证明，多核处理器(Multi-Core)结构成为微处理器体系结构技术发展的主流，流片后验证处理器设计正确性的工作也越来越重要。目前，对处理器进行流片后验证的方法主要有软件验证方法、硬件验证方法和FPGA验证方法，其中，软件验证方法采用软件验证系统进行验证，软件验证系统虽然灵活，但是验证速度太慢；硬件验证方法采用专用的硬件验证系统进行验证，而专用的硬件验证系统的成本很高，无法普及使用；FPGA验证方法从速度和成本上都有自身的优点，是现在处理器设计验证中广泛应用的方法。

FPGA验证方法是把处理器设计通过FPGA公司提供的配套软件经过综合后生成网表，通过软件将网表变换为对应的门级电路，最后生成配置文件，以将整个处理器设计在FPGA芯片上并且真正用硬件实现，然后在FPGA的硬件系统上面运行软件，FPGA验证方法实现了软硬件协同验证，所以能够避免软件验证方法和硬件验证方法存在的缺点。

FPGA器件的配置是实现FPGA功能的前提，上电后，配置数据保存在配置RAM中，将配置数据载入配置RAM即是对FPGA编程，但是掉电后FPGA内部的配置信息便丢失，下次上电需要再次对FPGA进行配置。

目前主流的对FPGA进行配置的方式是JTAG配置(Joint Test Action Group Configuration)，在使用JTAG配置时，每次都要使用JTAG下载器将PC机和FPGA连接进行通信。每一片FPGA需要一台PC机和一条JTAG下载器，在硬件上通过插拔的方式进行连接及下载，这种配置方式在对数量不多的FPGA进行配置时可以方便的实现。但是，在用FPGA搭建众核处理器架构验证平台的时候，动辄就需要上百块FPGA互连，如果对每一块FPGA仍采用传统的JTAG下载器进行逐片插拔的方式下载，整个平台配置中仅插拔动作就需要耗费4小时的时间，并且PC机对JTAG设备的识别率并不高，耗费人力物力；其次，用JTAG方式进行下载时，软件每配置一片FPGA需要3分钟的时间，上百块FPGA仅软件配置就需要耗费5小时。这样算下来，整个平台配置过程需要至少一天的时间。由此可见，JTAG配置方式在对多FPGA进行配置时非常不方便。

发明内容

本发明提供一种多FPGA上电自动配置方法，用以解决现有技术中对多FPGA平台配置耗费人力、物力大的问题。

为达到上述目的，本发明提供了一种多FPGA上电自动配置方法，用于将多个配置文件分别写入多个FPGA芯片中，一个配置文件对应其中一个FPGA芯片，其包括以下步骤：

S1：将多个配置文件分别写入多个存储模块中；

S2：将每一FPGA芯片分别与一数据读写平台连接；

S3：将每一数据平台与对应的存储模块连接；

S4：每一数据读写平台分别从对应的存储模块中读取配置文件；

S5：每一数据读写平台分别将读取到的配置文件写入对应的FPGA芯片中。

在本发明的一实施例中，步骤S1中，通过SD卡烧写器将多个配置文件分别写入多个FPGA芯片。

在本发明的一实施例中，所述数据读写平台为STM32F103ZET6。

在本发明的一实施例中，所述存储模块为SD卡。

在本发明的一实施例中，步骤S4中，数据读写平台通过SPI串行总线的方式从对应的存储模块中读取配置文件。

在本发明的一实施例中，步骤S5中，数据读写平台为主设备，FPGA芯片为从设备，采用slave serial模式或slave selectMAP模式进行数据写入。

在本发明的一实施例中，配置文件的格式为FAT32。

在本发明的一实施例中，步骤S4和步骤S5为同时进行。

下面以对包括256个FPGA芯片的FPGA平台进行配置为例，本发明提供的多FPGA上电自动配置方法与现有的采用JTAG方式配置FPGA的方法相比，具有以下优势：

(1)节省大量时间，采用JTAG配置方式需要逐片配置，并且至少需要一天的时间，而采用本发明提供的多FPGA上电自动配置方法只需要一分钟就可以完成配置，大大节省了时间，提高了效率。