[发明专利]一种基于FPGA的有源配电网实时仿真器模数接口设计方法

说明书

技术领域

本发明涉及一种有源配电网实时仿真器接口设计方法。特别是涉及一种基于FPGA的有源配电网实时仿真器模数接口设计方法。

背景技术

近年来，随着分布式发电、微电网、柔性交流配电以及智能配用电技术的不断发展与应用，配电网由传统无源网络转变为多源复杂自治系统，其动态过程也因众多新元素、新技术的加入而变得更加复杂，有源配电系统的暂态仿真问题也开始逐渐引起人们的关注。同时在计算难度上，有源配电网暂态仿真面临着更大规模的系统在更长时间尺度上仿真计算的挑战。因此，必须借助准确、高效的暂态仿真工具来深入了解有源配电网的运行机理与动态特征。

与离线的电磁暂态仿真不同，有源配电网实时仿真能够在物理时间尺度上真实地模拟系统的暂态过程，并具备硬件在环仿真的能力，在有源配电网各种保护与控制装置的功能试验、性能测试、入网检测中发挥着重要作用：一方面，为了减少物理实验的复杂性、降低实验成本以及避免对真实系统的影响，大量涉及配电网和分布式电源的控制、保护等二次设备的试验、测试与功能验证等技术需求均需要在硬件在环仿真环境下完成；另一方面，通过接入真实的设备或输入真实的数据，硬件在环仿真可以更为真实地模拟有源配电网的各种运行状态，得到较离线仿真更加真实的仿真结果。

目前，包括RTDS、HYPERSIM、eMEGAsim、NETOMAC等在内的商业化实时仿真器已在电力系统运行与保护、分布式电源控制器设计、电力电子装备研发等领域获得了广泛的应用。随着有源配电网规模的不断增大和分布式电源等设备模型的日趋复杂，对实时仿真器的计算能力以及外部设备接入能力提出了更高要求。传统的商业仿真器价格昂贵且I/O接口资源有限，相比之下，基于FPGA(Field Programmable Gate Array)的有源配电网实时仿真器接口设计提供了一种新的思路。

FPGA是具有固有并行性质的可编程逻辑器件，可实现多线程的并行处理。FPGA具有丰富的接口资源，可根据有源配电网实时仿真的需求，通过多种I/O接口与各种外部设备互连完成硬件在环仿真。FPGA凭借其高度并行的硬件结构、分布式内存、流水线架构以及可编程特性，在实时仿真领域受到了广泛的关注。

在基于FPGA的有源配电网实时仿真器设计中，往往需要FPGA实时地接收外部物理设备的模拟信号。为此，需要提出一种基于FPGA的有源配电网实时仿真器模数接口设计方法。

发明内容

本发明所要解决的技术问题是，提供一种能够在基于FPGA的实时仿真器中，实现仿真器高速、通用的模数接口设计，以满足仿真器对外部模拟信号采样需求的基于FPGA的有源配电网实时仿真器模数接口设计方法。

本发明所采用的技术方案是：一种基于FPGA的有源配电网实时仿真器模数接口设计方法，包括如下步骤：

1)在FPGA中生成实时仿真器驱动时钟clk_sim，生成模数转换板卡的驱动时钟clk_ad及模数转换板卡的使能信号oe_ad，设置FIR滤波器参数m，计算滤波器阶数N＝2^m，设置0至N-1阶FIR滤波器抽头系数，使模数转换板卡处于持续工作状态；

2)将模数转换板卡输出的数字信号写入FPGA的双端口存储器RAM中，双端口存储器RAM的写时钟为clk_ad，双端口存储器RAM的写地址设置为循环状态；

3)设置仿真时刻t＝0，启动仿真；

4)仿真时间向前推进一个步长，t＝t+Δt；

5)在实时仿真器驱动时钟的每个周期内，FPGA选定当前双端口存储器RAM的写地址addr_w，经由两个寄存器将模数转换板卡的驱动时钟clk_ad时域中的写地址信号addr_w赋值给实时仿真器驱动时钟clk_sim时域中的地址信号ini_addr_r，FPGA选取地址信号ini_addr_r及所述地址信号ini_addr_r之前的N-1个地址信号，并将这N个地址信号对应的数字信号以实时仿真器驱动时钟clk_sim从双端口存储器RAM中读出，用于实现模数转换板卡输出的数字信号的跨时钟域转化；

6)对双端口存储器RAM中读出的数字信号进行FIR滤波处理；

7)将FIR滤波处理后输出的数字信号，经FPGA中的定点数转浮点数模块，转换为64位双精度浮点数供实时仿真器使用；

8)判断物理时间是否达到t，如达到t，则进入下一步，否则返回步骤5)；

9)判断仿真时间是否达到设定的仿真终了时刻，如达到设定的仿真终了时刻，则仿真结束，否则返回步骤4)。