[发明专利]一种数字信号固定插值倍数的线性插值方法和装置

说明书

技术领域

本申请涉及电子仪器领域，尤其涉及一种数字信号固定插值倍数的线性插值方法和装置。

背景技术

数字信号的线性插值是一种常用的多抽样率数字信号处理办法，通过将较短的低速数字信号序列扩展为较长的高速数字信号序列，以获得更好的时间和幅度上的分辨率和精度，广泛用于测试测量、软件定义无线电、无线通信中。例如，在数字示波器中，就提供线性插值将示波器采样并转换下来的时间分辨率较低的待处理数字信号，转换为时间分辨率较高的待处理数字信号，在屏幕上显示为波形，便于使用者进行放大以观察细节。

对于固定插值倍数的线性内插系统，传统的方法采取如图1所示的原理，要对原始数据y₀、y_*进行固定倍数的内插，先利用加法器进行加法运算得到Δy＝y_*-y₀，再利用乘法器对Δy与系数c_i进行乘法运算，最后再利用加法器对c_i.Δy与y₀进行加法运算，从而得到所需的内插值y_i，其中，系数c_i为可变量，由此可见，每得到一个内插值y_i，需要进行一次乘法运算。

现有技术需要反复用到乘法运算，而乘法运算在软件运算中其运算量非常大、在硬件运算中消耗FPGA资源非常多，电路实现成本较高。

发明内容

本申请提供一种数字信号固定插值倍数的线性插值的方法和装置，硬件实现时不使用乘法器得到每个内插值，减少耗费的FPGA资源和运算量，降低电路实现成本；软件实现时不使用乘法运算，可降低运算量，提高实时性。

根据本申请第一方面，本申请提供的一种数字信号固定插值倍数的线性插值方法，包括：先对待处理数字信号的初始数据y₀、y_*进行加法运算，得到Δy＝y_*-y₀，然后根据拟插值的固定插值倍数生成待处理数字信号插值倍数数据c_i，并求出c_i与Δy之积c_i.Δy，再对c_i.Δy与y₀进行加法运算，得到所需要的内插值y_i＝c_i·Δy+y₀；

所述求出待处理数字信号插值倍数数据c_i与Δy之积c_i·Δy包括：先对Δy进行移位运算生成至少一个移位数据，再对所述至少一个移位数据进行加法运算，得出c_i与Δy之积c_i.Δy。

在一些实施例中，所述对Δy进行移位运算生成至少一个移位数据,再对所述至少一个移位数据进行加法运算包括:

先根据c_i的值，进行至少一次移位运算，多次移位运算生成的移位数据分别存储，再读取每次移位运算生成的移位数据，进行加法运算；或

先进行一次移动n位的移位运算，移动n位过程中每移动一位生成一个移动数据并存储，n+1为待处理数字信号的位宽，再根据c_i的值，有选择地读取相应移动数据进行加法运算。

在一些实施例中，所述处理器先根据c_i的值，进行至少一次移位运算，其中，多次移位运算同时进行。

在一些实施例中，对于至少两个或全部c_i，移位运算同时进行。

根据本申请第二方面，本申请提供的一种数字信号固定插值倍数的线性插值装置，用于电子仪器的多抽样率数字信号处理，将较短的低速待处理数字信号扩展为较长的高速待处理数字信号，包括：

存储器，用于存放程序；

处理器，执行所述程序，以用于：对待处理数字信号的初始数据y₀、y_*进行加法运算，得到Δy＝y_*-y₀；根据拟插值的固定插值倍数生成待处理数字信号插值倍数数据c_i，根据c_i的值，对Δy进行至少一次移位运算，生成至少一个移位数据，再对所述至少一个移位数据进行加法运算，得出c_i与Δy之积c_i·Δy；对c_i·Δy与y₀进行加法运算，得到所需要的内插值y_i＝c_i·Δy+y₀。