[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该半导体装置包括：集电区；与该集电区邻接的基区；与该基区邻接的发射区；以及在该发射区上的掺杂的半导体层；其中该掺杂的半导体层的宽度大于发射区的宽度，该掺杂的半导体层的导电类型与该发射区的导电类型相同。本发明中，在发射区之上的掺杂的半导体层的宽度大于发射区的宽度，从而相当于增加了发射区的宽度，提高器件的β值，从而提高器件性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

BJT(Bipolar Junction Transistor，双极结型晶体管)的直流电流放大系数β与发射区的宽度成正比，并且与基区的宽度成反比。一般通过高剂量或高能量的离子注入方法来获得比较宽的发射区，但是这将会在基区中引入高密度的晶体缺陷，并造成发射区到集电区的漏电流甚至产生短路问题。

在大部分电路或者器件中，BJT是一种寄生器件，例如可以是在MOS(Metal OxideSemiconductor，金属氧化物半导体)器件旁边的寄生器件，因此发射区和基区的宽度将被器件所限制。优化它们的宽度需要额外的掩模或者牺牲MOS器件的性能。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种半导体装置，包括：集电区；与所述集电区邻接的基区；与所述基区邻接的发射区；以及在所述发射区上的掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。

在一个实施例中，所述半导体层的材料包括多晶硅。

在一个实施例中，所述基区包括：第一基区部分，所述集电区位于所述第一基区部分的一侧；第二基区部分和第三基区部分，均位于所述第一基区部分的与所述集电区相对的另一侧，所述第二基区部分与第三基区部分间隔排列；所述第二基区部分位于所述发射区与所述第一基区部分之间。

在一个实施例中，所述半导体装置还包括：在所述第三基区部分上的金属硅化物层；在所述第二基区部分上的与所述掺杂的半导体层邻接的金属硅化物层。

在一个实施例中，所述第三基区部分包括：堆叠的第一部分和第二部分，所述第一部分比第二部分更靠近所述第一基区部分，所述第二部分的掺杂浓度大于所述第一部分的掺杂浓度；其中，在所述第二部分之上设置有所述金属硅化物层。

在一个实施例中，所述半导体装置还包括：第一阱区，在平行于所述第二基区部分与第三基区部分的排列方向的方向上，与所述第一基区部分邻接设置；第二阱区和第三阱区，均位于所述第一阱区的一侧，并沿平行于所述排列方向的方向间隔设置；掺杂浓度大于所述第三阱区的第四阱区，所述第三阱区位于所述第四阱区与第一阱区之间；在所述第二阱区上的栅极结构；在所述第二阱区内且在所述栅极结构两侧的源区和漏区。

在一个实施例中，所述半导体装置还包括：金属硅化物层，位于所述源区、所述第四阱区和所述漏区之上。

在一个实施例中，所述半导体装置还包括：第一沟槽隔离部，将所述第三基区部分与第二基区部分、发射区隔开。

在一个实施例中，所述半导体装置还包括：第二沟槽隔离部，将所述第二阱区与第三阱区、第四阱区隔开。

在上述半导体装置中，在发射区之上的掺杂的半导体层的宽度大于发射区的宽度，从而相当于增加了发射区的宽度，提高器件的β值，从而提高器件性能。