[发明专利]高性能互连物理层

说明书

本发明涉及高性能互连物理层。描述了一种在链路的初始化期间修改的串行数据链路。链路的修改包括从远程代理接收伪随机二进制序列(PRBS)，分析PRBS以便标识数据链路的特性，并产生描述特性的指标数据。

本申请是申请日为2013年3月15日申请号为第201380049203.3号发明名称为“高性能互连物理层”的中国专利申请的分案申请。

技术领域

本公开内容通常涉及计算机开发的领域，且尤其涉及相互依赖的约束系统的协调的软件开发。

背景技术

半导体处理和逻辑设计的进步已经允许可以出现在集成电路设备上的逻辑的数量的增加。作为必然的结果，计算机系统配置已经从一个系统中的单个或多个集成电路进化成出现在单个集成电路上的多核、多硬件线程和多逻辑处理器，以及集成在这样的处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等等。

作为在更小的封装中提供更多的处理能力的更大能力的结果，更小的计算设备已经普遍增加。智能电话、平板、超薄笔记本和其他用户设备已经指数性增长。然而，这些更小的设备依赖于服务器以便得到超过形状因子的数据存储和复杂处理。因此，高性能计算市场(即服务器空间)的需求也已经增加。举例来说，在现代服务器中，通常不仅存在具有多个核的单个处理器，而且也存在多个物理处理器(也被称为多个插槽)以便增加计算能力。但是，随着处理能力与计算系统中的设备的数量一同增长，在插槽和其他设备之间的通信变得更加重要。

事实上，互连已经从主要处理电通信的更传统的多点式总线发展到促进快速通信的完全成熟的互连架构。不幸的是，由于将来处理器以甚至更高速率消耗的需求，对现有的互连架构的能力提出了相应的需求。

附图说明

图1阐释根据一种实施例包括连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图；

图2阐释根据一种实施例的分层协议栈的简化框图；

图3阐释事务描述符的实施例。

图4阐释串行点对点链路的实施例。

图5阐释潜在高性能互连(HPI)系统配置的实施例。

图6阐释与HPI相关联的分层协议栈的实施例。

图7阐释示例状态机的表示。

图8阐释示例控制超序列。

图9阐释到部分宽度状态的示例转换的流程图。

图10阐释示例模式产生器的示意图。

图11阐释包括多核处理器的计算系统的框图的实施例。

图12阐释包括多核处理器的计算系统的框图的另一实施例。

图13阐释处理器的框图的实施例。

图14阐释包括处理器的计算系统的框图的另一实施例。

图15阐释包括多个处理器插槽的计算系统的框图的实施例。

图16阐释计算系统的框图的另一实施例。

在各图中，相同的标号和名称表示相同的元素。

具体实施方式