[发明专利]嵌入式封装

说明书

本申请涉及一种新型嵌入式封装。一种结构，包括嵌入在聚合物基质中并被该基质包围的至少一个芯片，还包括从围绕芯片周边的聚合物基质中穿过的至少一个通孔，其中通常至少一个通孔具有暴露的两个端部，其中所述芯片被第一聚合物基体的框架围绕，并且所述至少一个通孔穿过所述框架；所述芯片定位为在下表面上具有端子，使得芯片的下表面与框架的下表面共平面，所述框架具有大于所述芯片的厚度，并且金属直接附接到并覆盖所述芯片的上表面的至少一部分。

技术领域

本发明涉及芯片封装，具体涉及嵌入式芯片。

背景技术

将芯片嵌入连接外界的中介层(interposer)内能够实现缩小芯片封装，缩短与外界的连接，制造工艺的简化以提供成本节省，这种制造工艺消除了芯片到基板的组装过程并且潜在地提高了可靠性。

基本上，嵌入诸如模拟、数字和MEMS芯片等有源部件的概念涉及构建在芯片周围具有通孔的芯片支撑结构或基板。

实现嵌入式芯片的一种方式是在晶圆的芯片阵列上制造芯片支撑结构，其中支撑结构的电路大于芯片单元尺寸。这被称为扇出晶圆层封装(FOWLP)。尽管硅晶圆的尺寸正在增长，但是昂贵的材料组和制造工艺仍然将直径尺寸限制在12，从而限制了可以设置在晶圆上的FOWLP单元数量。尽管18晶圆正在受到关注，但是所需投资、材料组和设备仍然未知。可以同时处理的芯片支撑结构的数量受到限制使得FOWLP单位成本上升，并且对于需要高度竞争性定价的市场(例如无线通信、家用电器和汽车市场)而言过于昂贵。

FOWLP也代表着性能的限制，因为放置在硅晶圆上作为扇出或扇入电路的金属特征结构的厚度被限制在几微米。这产生了电阻挑战。

替代的制造路线包括切割晶圆分离芯片并将芯片嵌入由具有铜互连的电介质层组成的面板内。这种替代路线的一个优点是，面板可以非常大，在单次过程中可以嵌入非常多的芯片。例如，12晶圆能够一次处理2,500个5mm×5mm尺寸的FOWLP芯片，而本申请人“珠海越亚”目前使用的面板是25×21，能够一次处理10,000个芯片。因为这种面板处理工艺的价格比晶圆上工艺的价格明显更便宜，并且由于每个面板的吞吐量比晶圆上的吞吐量要高4倍，所以单位成本可以显著下降，从而开辟新的市场。

在这两种技术中，工业中使用的迹线的线间距和宽度随着时间的推移而缩小，对于面板是从15微米降至标准的10微米，对于晶圆是从5微米降至2微米。

嵌入的优点很多。消除了第一级装配成本，例如引线接合、倒装芯片或SMD(表面贴装器件)焊接。由于芯片和基板在单一产品内无缝连接，因此改善了电性能。封装的芯片更薄，提供了改进的形状因子，并且嵌入式芯片封装的上表面被释放用于包括堆叠芯片和PoP(封装上封装)技术的其他用途。

在基于FOWLP和面板的嵌入式芯片技术中，芯片被封装为阵列(在晶圆或面板上)，并且在制成后通过切割进行分离。Yang(US 2008/0157336)公开了一种晶圆上封装的方法，其中将具有导电通孔的栅格放置在具有芯片的晶圆上并与其接合。随后切割晶圆。

Yang的方法的问题在于，硅、金属和聚合物之间的热膨胀系数(CTE)的差异导致需要在再分配层(RDL)下方的电介质层以及其上的保护层。这增加了成本并且需要在再分配层下方的电介质层中产生通孔，以允许在芯片焊盘和RDL之间形成金属接触，由于需要在通孔和芯片焊盘之间的精确对准，导致制造工艺复杂化并降低了良率。