[发明专利]半导体装置和半导体装置的制造方法在审

专利信息
申请号: 201710052983.7 申请日: 2017-01-22
公开(公告)号: CN107204369A 公开(公告)日: 2017-09-26
发明(设计)人: 岩谷将伸;内海诚 申请(专利权)人: 富士电机株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 北京铭硕知识产权代理有限公司11286 代理人: 金玉兰,孙昌浩
地址: 日本神奈*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 制造 方法
【权利要求书】:

1.一种半导体装置,其特征在于,具备:

第一导电型的宽带隙半导体基板,包括带隙比硅宽的半导体;

第一导电型的宽带隙半导体堆积层,堆积于所述宽带隙半导体基板的正面,且杂质浓度比所述宽带隙半导体基板的杂质浓度低;

第二导电型区,选择性地设置于所述宽带隙半导体堆积层的相对于所述宽带隙半导体基板侧为相反侧的表面层;

第一导电型区,选择性地设置于所述第二导电型区内;

栅极绝缘膜,设置于所述宽带隙半导体堆积层的被所述第二导电型区夹住的部分的表面、以及所述第二导电型区的表面;

栅电极,设置于所述栅极绝缘膜上;

层间绝缘膜,覆盖所述栅电极;

接触孔,开口于所述层间绝缘膜,且到达所述第二导电型区和所述第一导电型区;

镍硅化物层,在所述接触孔的底面与所述第二导电型区和所述第一导电型区接触;

表面电极,设置于所述镍硅化物层上;以及

背面电极,设置于所述宽带隙半导体基板的背面,

其中,所述栅极绝缘膜与所述层间绝缘膜的在所述接触孔露出的端部被氮化钛膜覆盖。

2.一种半导体装置的制造方法,其特征在于,包括:

在包括带隙比硅宽的半导体的第一导电型的宽带隙半导体基板的正面形成杂质浓度比所述宽带隙半导体基板的杂质浓度低的第一导电型的宽带隙半导体堆积层的工序;

在所述宽带隙半导体堆积层的表面层选择性地形成第二导电型区的工序;

在所述第二导电型区内选择性地形成第一导电型区的工序;

在所述宽带隙半导体堆积层的被所述第二导电型区夹住的部分的表面以及所述第二导电型区的表面形成栅极绝缘膜的工序;

在所述栅极绝缘膜上形成栅电极的工序;

在所述栅极绝缘膜以及所述栅电极上形成层间绝缘膜的工序;

将所述层间绝缘膜开口,形成到达所述第二导电型区和所述第一导电型区的接触孔的工序;

用氮化钛膜覆盖所述层间绝缘膜、以及通过所述接触孔而露出的所述第二导电型区和所述第一导电型区的工序;

通过回蚀刻使所述氮化钛膜仅残留在所述栅极绝缘膜和所述层间绝缘膜的在接触孔露出的端部的工序;

用镍膜覆盖所述层间绝缘膜、以及通过所述接触孔而露出的所述第二导电型区和所述第一导电型区的工序;

去除与所述层间绝缘膜直接接触的所述镍膜的工序;

对所述镍膜进行加热,形成镍硅化物层的工序;

在所述镍硅化物层上形成表面电极的工序;以及

在所述宽带隙半导体基板的背面形成背面电极的工序。

3.根据权利要求2所述的半导体装置的制造方法,其特征在于,去除所述镍膜的工序中,通过在所述栅电极旁的平坦部形成抗蚀图案,来去除与所述层间绝缘膜直接接触的所述镍膜。

4.根据权利要求3所述的半导体装置的制造方法,其特征在于,去除所述镍膜的工序中,将所述抗蚀图案形成为在从所述层间绝缘膜的端部和所述栅极绝缘膜的端部朝向所述栅电极的方向上比用于形成所述接触孔的抗蚀图案大0.2~0.8μm。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710052983.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top