[发明专利]针对沟槽原位掺杂然后未掺杂多晶硅填充料

权利要求书

1.一种制造集成电路即IC的方法，所述方法包括：

在基板上的半导体层中刻蚀沟槽，其具有纵横比即AR≥5并且沟槽深度≥10μm；

沿着所述沟槽的壁形成电介质衬垫，以形成衬有电介质的沟槽，以及

沉积初始的原位掺杂多晶硅层，其具有在所述沟槽内的第一厚度，以形成部分衬有电介质的多晶硅填充的沟槽；

沉积未掺杂多晶硅层，其具有大于所述初始的原位掺杂多晶硅层上的所述第一厚度的第二厚度，以完成填充所述衬有电介质的沟槽，以提供多晶硅填充的沟槽；

其中，在完成IC的所述制造之后，所述多晶硅填充的沟槽基本上是无空隙的多晶硅，并且具有在25℃时小于或等于≤60欧姆/平方的薄层电阻。

2.根据权利要求1所述的方法，其中，所述初始的原位掺杂多晶硅层的厚度是从0.2μm到0.5μm，并且所述未掺杂多晶硅层的厚度是从1.3μm到2.0μm。

3.根据权利要求1所述的方法，其中，在所述IC的所述制造的所述完成之后，从所述多晶硅填充的沟槽的顶部和所述多晶硅填充的沟槽的底部的掺杂剂浓度差是至少4倍，并且其中，在所述多晶硅填充的沟槽的所述顶部处的平均颗粒尺寸与所述多晶硅填充的沟槽的所述底部处的平均颗粒尺寸相比是小于至少50％。

4.根据权利要求1所述的方法，其中，沉积的所述初始的原位掺杂多晶硅层具有在5×10¹⁸cm^-3和1×10²¹cm^-3之间的平均掺杂剂浓度。

5.根据权利要求1所述的方法，其中，所述基板是大块基板材料，其提供所述半导体层。

6.根据权利要求1所述的方法，其中，所述沟槽深度是在20μm和50μm之间。

7.根据权利要求1所述的方法，其中，所述半导体基板是硼掺杂的，其进一步包括在沉积用硼掺杂的所述初始的原位掺杂多晶硅层之前，在所述电介质衬垫的底部处刻蚀开口，以为用于所述半导体基板的欧姆接触提供开口。

8.根据权利要求1所述的方法，其中，所述沉积所述初始的原位掺杂多晶硅层包括硼掺杂，其包括在从20到50标准立方厘米每分钟即sccm的流动范围内流动BCl₃气体以及至少一种稀释气体，使得所述BCl₃气体被稀释到小于或等于即≤20％的重量体积混合。

9.根据权利要求8所述的方法，其中，所述稀释气体包括H₂。

10.根据权利要求8所述的方法，其中，所述沉积所述初始的原位掺杂多晶硅层使用550℃到650℃的温度范围和从100毫托到400毫托的压力范围。

11.根据权利要求1所述的方法，进一步包括在900℃和1150℃之间的温度处退火所述多晶硅填充的沟槽。

12.一种集成电路即IC，所述集成电路包括：

在基板上的半导体层；

形成在所述半导体基板上的功能电路系统，以及

在所述半导体基板中的多个多晶硅填充的沟槽，所述沟槽具有电介质衬垫，所述多个多晶硅填充的沟槽中具有掺杂多晶硅填充料；

其中，所述掺杂多晶硅填充料在25℃时的薄层电阻是≤60欧姆/平方，

其中，所述多个多晶硅填充的沟槽的纵横比即AR是≥5并且沟槽深度是≥10μm，以及

其中，所述掺杂多晶硅填充料基本上是无空隙的多晶硅，其中，来自所述多晶硅填充的沟槽的顶部和所述多晶硅填充的沟槽的底部的掺杂剂浓度差是至少4倍，以及其中，在所述多晶硅填充的沟槽的所述顶部处的平均颗粒尺寸与所述多晶硅填充的沟槽的所述底部处的平均颗粒尺寸相比小于至少50％。

13.根据权利要求12所述的IC，其中，所述掺杂多晶硅填充料中的平均掺杂剂浓度是在5×10¹⁸cm^-3和5×10²¹cm^-3之间，以及所述掺杂多晶硅填充料在25℃时的薄层电阻是≤50欧姆/平方。

14.根据权利要求12所述的IC，其中，所述半导体基板是大块基板材料，其提供所述半导体层。