[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要集成在半导体管芯内。因此，半导体管芯需要将越来越多的I/O焊盘封装在更小的区域内，并且I/O焊盘的密度随着时间的推移快速提高。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。

传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在被切割之前进行封装。这种封装技术具有一些有利的特征，诸如更大的生产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术也存在缺陷。如前所述，管芯的尺寸变得越来越小，并且对应的封装件仅可为扇入型封装件，其中，每个管芯的I/O焊盘都被限于直接位于对应管芯的表面上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间距的限制而受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的焊球尺寸需求下，焊球必须具有特定尺寸，这进而限制可以封装在管芯表面上的焊球的数量。

在另一类封装中，管芯在它们被封装之前被切割而与晶圆分离，并且仅封装“已知良好管芯”。这种封装技术的有利特征在于可能形成扇出型封装件，这意味着管芯上的I/O焊盘可以被重新分布至比管芯更大的区域，并且因此可以增加封装在管芯表面上的I/O焊盘的数量。

发明内容

本发明的实施例提供了一种半导体结构，包括：介电层，设置在再分布层上；空腔，位于所述介电层中，多个接触件定位在所述再分布层上方的所述空腔中；部件，接合至所述多个接触件；底部填充物，设置在位于所述介电层和所述部件之间的所述空腔中；以及多个连接件，位于所述介电层上，所述连接件穿过所述介电层连接至导体，所述导体与所述多个接触件处于相同的金属化水平。

本发明的另一实施例提供了一种形成半导体结构的方法，包括：图案化介电层以在所述介电层中产生空腔，多个接触件暴露在所述空腔中；将部件接合至所述多个接触件，所述空腔的周界围绕所述部件的周界延伸；在所述空腔中以使得所述底部填充物填充位于所述部件下方和所述多个接触件周围的空间的方式放置底部填充物；以及在所述空腔旁边的所述介电层上方形成连接件，其中，所述连接件延伸穿过所述介电层以接触下面的导体，所述导体与所述多个接触件处于相同的金属化水平。

本发明的又一实施例提供了一种形成半导体结构的方法，包括：在衬底上形成多个接触件和多个导线；在所述多个接触件和所述多个导线上方沉积介电层；图案化所述介电层以形成第一空腔，通过所述第一空腔暴露所述多个接触件；图案化所述介电层以形成多个第二空腔，其中通过所述多个第二空腔的每个暴露导线；在所述多个第二空腔的每个中形成连接件，每个连接件连接至在每个第二空腔中暴露的相应的导线；将器件接合至所述多个接触件，以所述器件的底面超过所述第一空腔的侧壁的上部边缘的方式将所述器件定位在所述第一空腔上方；以及在所述第一空腔中放置底部填充物，所述底部填充物沿着所述多个接触件的侧壁和所述第一空腔的侧壁延伸。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增加或减少。

图1、图2、图3、图4、图5以及图6A是根据一些实施例的形成半导体结构的各个中间阶段的截面图。

图6B是根据一些实施例的形成半导体结构的中间阶段的平面图。

图7和图8A是根据一些实施例的形成半导体结构的各个中间阶段的截面图。

图8B是根据一些实施例的半导体结构的平面图。

图9是根据一些实施例的形成半导体结构的中间阶段的截面图和平面图。

图10是根据一些实施例的形成半导体结构的中间阶段的截面图和平面图。

具体实施方式

以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。下面描述部件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件和第二部件直接接触的实施例，也可包括形成在第一部件和第二部件之间的附加部件，使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。