[发明专利]存储器接口电路及其控制方法、存储器系统

说明书

本发明公开了存储器接口电路及其控制方法以及存储器系统，其中，所述存储器接口电路包括：多个接收器，分别用于从存储器控制器接收一个时钟信号和多个命令信号；以及信号检测器，用于检测所述存储器接口电路是否接收到所述时钟信号并产生检测结果来使能或禁能所述多个接收器。通过采用本发明的技术方案可从存储器系统中移除传统的时钟使能信号和时钟使能插脚，最终制造成本可降低。

【技术领域】

本发明涉及数据存储领域，尤其涉及存储器接口电路及其控制方法以及包括所述存储器接口电路的存储器。

【背景技术】

传统的动态随机访问存储器(Dynamic Random Access Memory，DRAM)模块包括多个插脚(pin)用于从存储器控制器接收数据信号、命令信号、时钟信号以及时钟使能(enable)信号。设计者试图减少插脚的数量以减少制造成本。因此，如何在不影响DRAM的功能的情形下移除或减少DRAM的一个或多个插脚是非常重要的课题。

【发明内容】

本发明提供存储器接口电路及其控制方法以及包括所述存储器接口电路的存储器。可从存储器系统中移除传统的时钟使能信号和时钟使能插脚，最终制造成本可降低。

本发明实施例所提供的一种存储器接口电路包括：

多个接收器，分别用于从存储器控制器接收一个时钟信号和多个命令信号；以及

信号检测器，用于检测所述存储器接口电路是否接收到所述时钟信号并产生检测结果来使能或禁能所述多个接收器。

本发明实施例所提供的一种存储器系统，包括：

存储器控制器，用于产生至少一个时钟信号和多个命令信号；

存储器模块，其中，所述存储器模块包括：存储器接口电路和控制电路；

其中，所述存储器接口电路为本发明实施例中所提供的存储器接口电路；

其中，所述控制电路用于从所述存储器接口电路接收多个输出信号以访问所述存储器模块中的存储器阵列。

本发明实施例所提供的一种存储器接口电路的控制方法，用于控制本发明实施例所提供的存储器接口电路，包括：

检测所述存储器接口电路是否接收到所述时钟信号并产生检测结果来使能或禁能所述多个接收器。

如前所述，在本发明中，检测所述存储器接口电路是否从存储器控制器接收到时钟信号并产生检测结果，所述检测结果用于使能或禁能所述存储器接口电路中的多个接收器。因此，可从存储器系统中移除传统的时钟使能信号和时钟使能插脚，最终制造成本可降低，且存储器的设计可变的更灵活。

【附图说明】

本发明可通过阅读随后的细节描述和参考附图所举的实施例被更全面地理解，其中：

图1为依据本发明的一个实施例的存储器系统100的示意图。

图2为依据本发明的一个实施例的存储器接口电路122的示意图。

图3依据本发明的一个实施例示出了图2所示的部分信号的时序图。

图4为依据本发明的一个实施例的存储器接口电路的控制方法。

【具体实施方式】