[发明专利]用于降低动态功率和峰值电流的SRAM位线和写入辅助装置与方法及双输入电平移位器

权利要求书

1.一种用于存储数据的装置，所述装置包括：

高速缓冲存储器单元，其具有全局电源轨和多个子高速缓冲存储器单元，所述多个子高速缓冲存储器单元包括第一子高速缓冲存储器单元和第二子高速缓冲存储器单元，其中，所述第一子高速缓冲存储器单元包括行和列，并且其中，所述第二子高速缓冲存储器单元包括行和列；以及

多个写入辅助电路，其包括第一写入辅助电路和第二写入辅助电路，

其中：

所述第一写入辅助电路直接耦合到所述全局电源轨和第一本地电源轨；

所述第二写入辅助电路直接耦合到所述全局电源轨和第二本地电源轨；

所述第一本地电源轨用于向所述第一子高速缓冲存储器单元提供第一电源；

所述第二本地电源轨用于向所述第二子高速缓冲存储器单元提供第二电源；并且

所述第一写入辅助电路包括：直接耦合到所述全局电源轨的第一晶体管，其中，所述第一晶体管连接成二极管；以及直接耦合到所述第一本地电源轨和所述第一晶体管的第二晶体管。

2.根据权利要求1所述的装置，其中，所述第一子高速缓冲存储器单元和所述第二子高速缓冲存储器单元包括SRAM。

3.根据权利要求1至2中的任一项所述的装置，包括用于将数据驱动到所述第一子高速缓冲存储器单元上的写入驱动器。

4.根据权利要求1至2中的任一项所述的装置，包括耦合到所述第一子高速缓冲存储器单元的列选择器。

5.根据权利要求1至2中的任一项所述的装置，包括读取/写入本地列复用器，所述读取/写入本地列复用器包括用于提供全局读取和写入数据线的电耦合以生成本地读取和写入信号的传输门。

6.一种用于形成存储器的方法，所述方法包括：

形成高速缓冲存储器单元，其具有全局电源轨和多个子高速缓冲存储器单元，所述多个子高速缓冲存储器单元包括第一子高速缓冲存储器单元和第二子高速缓冲存储器单元，其中，所述第一子高速缓冲存储器单元包括行和列，并且其中，所述第二子高速缓冲存储器单元包括行和列；

形成多个写入辅助电路，其包括第一写入辅助电路和第二写入辅助电路；

将所述第一写入辅助电路直接耦合到所述全局电源轨和第一本地电源轨；

将所述第二写入辅助电路直接耦合到所述全局电源轨和第二本地电源轨；

在所述第一本地电源轨上向所述第一子高速缓冲存储器单元提供第一电源；以及

在所述第二本地电源轨上向所述第二子高速缓冲存储器单元提供第二电源，

其中，形成所述第一写入辅助电路包括：

形成第一晶体管；

将所述第一晶体管直接耦合到所述全局电源轨，其中，所述第一晶体管连接成二极管；

形成第二晶体管；以及

将所述第二晶体管直接耦合到所述第一本地电源轨和所述第一晶体管。

7.根据权利要求6所述的方法，其中，所述第一子高速缓冲存储器单元和所述第二子高速缓冲存储器单元包括SRAM。

8.根据权利要求6所述的方法，包括形成用于将数据驱动到所述第一子高速缓冲存储器单元上的写入驱动器。

9.根据权利要求6所述的方法，包括形成耦合到所述第一子高速缓冲存储器单元的列选择器。

10.根据权利要求6所述的方法，包括形成读取/写入本地列复用器，所述读取/写入本地列复用器包括用于提供全局读取和写入数据线的电耦合以生成本地读取和写入信号的传输门。