[发明专利]微处理器以及相关的操作方法有效
申请号: | 201710066089.5 | 申请日: | 2011-05-25 |
公开(公告)号: | CN107015926B | 公开(公告)日: | 2020-08-07 |
发明(设计)人: | G.葛兰.亨利;泰瑞.派克斯;布兰特.比恩;汤姆士.A.克理斯宾 | 申请(专利权)人: | 威盛电子股份有限公司 |
主分类号: | G06F12/0875 | 分类号: | G06F12/0875;G06F9/30;G06F9/318;G06F21/52;G06F21/71;G06F21/72;H04L9/08 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 王新宇 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 微处理器 以及 相关 操作方法 | ||
1.一种微处理器,用以操作以解密加密指令数据为纯文字指令数据并安全地予以执行,避免加密指令数据在该微处理器外部被看见,该微处理器包含:
主密钥寄存器,包含多个主密钥;
选择逻辑电路,从多个主密钥中选取至少两个主密钥之组合;
密钥扩展电路,对所选取的主密钥执行至少一数学运算以产生一解密密钥;
指令译码电路,对该加密指令数据与该解密密钥执行一数学运算以对该加密指令数据进行解密而产生该纯文字指令数据;以及
提取单元,用以提取解密指令数据区块,其中每个该解密指令数据区块包含多个加密指令数据的提取数量,且每个提取数量包含多个指令数据位,其中每个该主密钥系至少为一个提取单元的提取数量。
2.如权利要求1所述的微处理器,其中该密钥扩展电路对所选取的主密钥以每个新提取的加密指令数据位的提取数量执行一新数学运算。
3.如权利要求1所述的微处理器,其中该选择逻辑电路以经由提取单元所提取的加密指令数据的每个新区块,来选取多个主密钥中的至少两者的一新组合。
4.如权利要求1所述的微处理器,其中该选择逻辑电路包含一第一多任务器与一第二多任务器,其中该第一多任务器用以从主密钥寄存器文档选取一第一主密钥,该第二多任务器用以从该主密钥寄存器文档选取一第二主密钥。
5.如权利要求1所述的微处理器,其中该选择逻辑电路使用该加密指令数据的提取地址的一部份以从该主密钥寄存器文档选取该主密钥。
6.如权利要求1所述的微处理器,其中该密钥扩展电路选择性地加上或减去两个被选取的主密钥。
7.如权利要求1所述的微处理器,其中该密钥扩展电路对所选取的主密钥中的至少一者利用一位移量进行旋转运算。
8.如权利要求7所述的微处理器,其中该位移量为该指令的提取地址的函数。
9.如权利要求8所述的微处理器,其中该位移量系该指令所在的提取数量的提取地址的位最低集合的函数,以使该位移量在每当加密指令数据的一新提取数量被提取时做改变。
10.如权利要求1所述的微处理器,其中该密钥扩展电路对所选取的主密钥中的至少一者利用一位移量进行旋转运算以产生旋转后的主密钥,并选择性地在所选取的主密钥中的另一个上加上或减去该旋转后的主密钥。
11.如权利要求1所述的微处理器,其中该指令加密电路利用该加密指令数据以异或操作于该解密密钥。
12.一种在微处理器中安全地执行加密指令数据的方法,该方法包含:
在储存于微处理器中的主密钥寄存器文档中,选取多个主密钥中的至少两者的一新组合;
在该微处理器中,对所选取的主密钥执行至少一数学运算以产生解密密钥;
在该微处理器中,对该加密指令数据进行解密成为纯文字指令数据;
于避免加密指令数据在该微处理器外部被看到的情形下,在该微处理器中安全地执行该纯文字指令数据;以及
提取解密指令数据区块,其中每个该解密指令数据区块包含多个加密指令数据的提取数量,且每个提取数量包含多个指令数据位,其中该主密钥的长度等于提取单元所提取区块的长度。
13.如权利要求12所述的方法,还包含:
利用加密指令数据位的每个新提取区块,对所选取的主密钥执行至少一数学运算。
14.如权利要求12所述的方法,包含经由该提取单元所提取的加密指令数据的每个新区块,来选取多个主密钥中的至少两者的一新组合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710066089.5/1.html,转载请声明来源钻瓜专利网。