[发明专利]半导体堆叠结构及其制造方法

说明书

本发明公开了一种半导体堆叠结构，包含基板与至少一个导电体。基板具有至少一个第一导通孔，第一导通孔形成于基板的边缘。导电体位于第一导通孔，导电体以及第一导通孔中的至少一个暴露于基板的边缘。半导体堆叠结构能有效减少基板围绕导电体(以及第一导通孔)的排除区域(keep‑out‑zone；KOZ)的范围。

技术领域

本发明是关于一种半导体堆叠结构，以及一种制造半导体堆叠结构的方法。

背景技术

半导体工业持续通过不断减小最小的特征尺寸，以容许在同一范围内设置更多的零件，从而改进不同电子零件(例如晶体管、二极管、电阻、电容等)的集成密度。在一些应用中，这些较小的电子零件也需要较小的半导体晶片，而这些较小的半导体晶片比过去的半导体晶片占用更小的面积。

实际上，在每一个半导体晶片的导通孔形成导电体被，使得半导体晶片可以通过导电体彼此电性连接。然而，围绕半导体晶片的每一个导电体容易形成排除区域(keep-out-zone；KOZ)。具体而言，排除区域为半导体晶片围绕导电体且因为导电体的收缩而产生应力场的范围。一般而言，设置于排除区域的电子零件的性能可能会受到应力场的影响。

发明内容

本发明的目的在于提供一种半导体堆叠结构，其能有效减少基板围绕导电体(以及第一导通孔)的排除区域(keep-out-zone；KOZ)的范围。

根据本发明的一实施方式，一种半导体堆叠结构，包含基板与至少一个导电体。基板具有至少一个第一导通孔，第一导通孔形成于基板的边缘。导电体位于第一导通孔，导电体以及第一导通孔中的至少一个暴露于基板的边缘。

在本发明一个或多个实施方式中，上述的导电体实质上与基板的边缘对齐。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含钝化层。此钝化层设置于基板并具有至少一个第二导通孔，第二导通孔形成于钝化层的边缘并与第一导通孔连通，其中导电体进一步位于第二导通孔。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含至少一个金属垫。此金属垫设置于钝化层，且金属垫接触导电体。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含凸块。此凸块设置于金属垫。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含至少一个金属垫。金属垫设置于钝化层且远离钝化层的边缘，金属垫与导电体电性连接。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含第一重分布层。此第一重分布层设置于钝化层，其中金属垫通过第一重分布层电性连接导电体。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含凸块。此凸块设置于金属垫，凸块覆盖第一重分布层的至少一部分。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含金属结构。此金属结构嵌入于钝化层，其中金属垫通过金属结构与导电体电性连接。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含第二重分布层。此第二重分布层设置于基板远离钝化层的表面。

在本发明一个或多个实施方式中，上述的半导体堆叠结构还包含介电层。此介电层至少部分围绕导电体。

根据本发明的一实施方式，一种半导体堆叠结构制造方法包含：在基板形成第一导通孔；在第一导通孔形成导电体；以及蚀刻基板以移除基板的至少一部分以形成边缘，基板的边缘使基板暴露导电体以及第一导通孔中的至少一个。

在本发明一个或多个实施方式中，上述的蚀刻的步骤包含蚀刻导电体，使得导电体实质上与基板的边缘对齐。