[发明专利]用于IP参数化单元合并的动态化标签系统和实现方法

说明书

本发明公开了一种用于IP参数化单元合并的动态化标签系统，包括：标签控制单元以及客户IP参数表建立模块；标签控制单元包括参数映射表生成模块和IP标签生成模块；参数映射表生成模块通过扫描IP参数化单元的所有参数做成参数映射表，并将参数映射表和前一次的值进行比较；如果不同则调用IP标签生成模块实时产生IP标签以及将做成的参数映射表进行保存以供下一次对比使用；客户IP参数表建立模块用于扫描IP标签并对IP标签进行翻译形成对应的客户IP参数表。本发明还公开了一种用于IP参数化单元合并的动态化标签的实现方法。本发明能实现可变IP的自动合并，从能提高合并效率和准确性。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种用于IP参数化单元(Parameterized Cell，Pcell)合并的动态化标签系统；本发明还涉及一种用于IP参数化单元合并的动态化标签的实现方法。

背景技术

在芯片设计和生产中，需要采用很多参数化单元，参数化单元实质是一种计算机脚本，一般是通过Cadence的Skill语言编写，其对应的版图通过了设计规则检查(DRC，design rule check)和版图与电路图(LVS)验证。在给定参数化单元的条件下，通过输入对应的参数就能得到所需要的单元版图结构，方便设计人员进行版图的设计。

器件描述格式(Component Description Format，CDF)库文件为器件的属性描述文件，能描述器件的类型、参数等属性。参数化单元对应的参数为CDF参数。开发好后的多个参数化单元以及CDF库都作为工艺设计包(Process Design Kit，PDK)的一部分。

通常，参数化单元开发一般只针对晶体管级器件，包括基本的MOS晶体管、电阻、电容等；如一个MOS晶体管的参数化单元开发好了之后，输入不同的参数就能得到不同参数如尺寸的MOS晶体管的版图结构，不需要单独对各种不同参数的MOS晶体管分别进行版图设计。

IP模块也即知识产权模块是在集成电路芯片设计中可重用的模块，IP模块通常已经经过了设计验证，设计人员能一IP模块为基础进行设计，这样能够缩短设计所需的周期。IP模块是具有知识产权的模块，只有经过拥有方授权后才能使用。

IP Pcell即IP参数化单元是对IP模块中的各器件单元也即进行了参数化单元开发处理，对于IP Pcell，一方面需要提供给客户生成可变的虚像IP(Phantom IP)，而另一方面IP Pcell同时要在晶圆厂中生成客户需要的对应的完整IP；虚像IP为仅包括电路的金属层的版图结构，而完整IP则包括整个完整电路的版图结构，虚像IP是为实现知识产权保护而设置的。

相较常规的具有固定版图的IP，采用了Pcell的可变IP具有定制化参数种类多的特点。根据不同的设计应用，参数种类可多达10多种。如遵循常规的IP合并(Merge)方式，当客户向晶圆厂提供芯片版图设计文件时，需要自行上报所用IP的各项参数，出带(TapeOut，TO)部门再根据客户所报信息，检查验证之后，再逐一生成对应的完整IP并进行合并操作。可知，现有IP合并需要采用人工操作，这会降低效率和准确性。

发明内容

本发明所要解决的技术问题是提供一种对用于IP参数化单元合并的动态化标签系统，能实现可变IP的自动合并，从能提高合并效率和准确性。为此，本发明还提供一种用于IP参数化单元合并的动态化标签的实现方法。

为解决上述技术问题，本发明提供的用于IP参数化单元合并的动态化标签系统包括：标签控制单元以及客户IP参数表建立模块。

在生成虚像IP之后所述标签控制单元激活，所述标签控制单元包括参数映射表生成模块和IP标签生成模块。