[发明专利]一种基于FPGA芯片模块的超高清VR固态延时器

说明书

技术领域

本发明涉及超高清/高清/VR视频节目及网络视频的拍摄、制作、存储和传输技术领域，具体涉及一种基于FPGA芯片模块的超高清VR固态延时器。

背景技术

目前，现有技术中的视音延时器主要实现的功能设计基础和结构已经不能满足视频清晰度成几何倍数增长的需求，其不足之处包括：

1）现有设计的视频输入、输出、量化和存储的处理只是针对高清和标清的信号。

2）现有设计只针对高清、标清信号作延时控制。

2）现有设计大多采用DSP或ARM编程控制来进行信号数据的处理，个别也有采用FPGA芯片和DSP/ARM分别处理，再结合为共同结构。

3）现有设计也有采用CPU小型主板基于LINUX系统（或者WINDOWS操作系统）和增加高标清信号的输入输出接口进行编程作延时处理；

4）现有设计的输入、输出信号接口不能支持超高清/高清的数字媒体信号接口、HDMI 接口或 DP 接口。

5）现有设计的输入、输出信号接口不能支持超高清/高清的 IP 网络信号接口。

6) 作为高清基带视音频信号的纯固态延时处理，现有设计支持的高清信号的延时时间短，在120秒（2分钟）或以内，完全不能支持超高清的各种信号格式。

7）用于固态延时的存储部分由于是采用处理速度慢的DDR二代或更早版本的成品内存条，导致不能符合更高、更快、更灵活的视频数据的实时读写、检测并及时纠错等各种高速数据处理的要求。

8）现有的设计中各个功能多数是基于现成的芯片，导致结构相对繁杂，并且很多功能不能得到优化，从而最终影响到产品运行的稳定性。

9）现有设计基础不具备对支持更高视频信号格式需求和各种处理功能可扩展的可能性。

10）现有设计基础不具备对超高清/高清视音频信号 IP 网络化要求的可扩展的可能性。

11）现有设计基础不具备对 10G IP 网络的视音频信号做接收和转换、同步处理的可能性。

12）现有设计基础不具备对超高清/高清的数字视音频信号做同步、转换、延时等数据处理，并实时以 10G IP 网络根据 SMPTE-2022 组协议实时输出处理，并按照SMPTE802.3a 标准进行 UDP数据广播分发处理的可能性。

13）现有设计基础不具备对 6G/12G 的超高清视频信号做串、并双向转换、量化和同步等数据处理的可能性。

14）现有设计基础不具备对所需延时缓冲的超高清/高清视音频信号数据作在线延时输出的同时将特定数据进行保存备用的可能性。

15）现有设计基础不具备对超高清视音频信号做国际标准 NMI 格式数据的转换和延时处理的可能性。

16）现有设计基础不具备对超高清视音频信号做国际标准 TICO 格式数据的转换和延时处理的可能性。

发明内容

为了克服现有技术中存在的问题，本发明提供一种基于FPGA芯片模块的超高清VR固态延时器，该固态延时器为高端媒体用户提供了10G IP、DP、12G/6G/3G/1.5G SDI 等各种数字媒体、VR系统和视频信号格式间的数据相互处理、转换、传输和同步延时功能，并同时提供了超高清、高清数字视音频信号IP 网络化广播和传输的可能，从而大大填补和简化了目前市场上缺少的高质量超高清视频和网络化系统以及各种处理环节所需的信号处理、转换、同步、延时和IP视频网络广播分发设备，可广泛应用于目前的VR、高清、3D 视频处理和未来的4K超高清视频处理和IP网络广播分发系统，包括网络媒体制作、直播和转播、电影、电视拍摄、制作、保存、播出和传统视音信号以及将来的IP数字视音频网络传输等领域。

为实现上述目的，本发明所述的基于FPGA芯片模块的超高清VR固态延时器包括：

1）12G SDI 信号数据串并转换处理模块，简称为模块一；

2）超高清视频/音频基带数据SDI-YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块，简称为模块二；

3）12G SDI 数据并串转换、串行数据 SDI 输出模块，简称为模块三；

4）NMI/TICO 解码和10G IP网络数据输入处理模块，简称为模块四；

5）NMI/TICO 编码和10G IP网络数据 SFP 输出处理模块，简称为模块五；

6）大容量SSD原始数据保存备用处理模块，简称为模块六；