[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

输入模块、上拉模块和N个下拉模块，所述N为正整数；

所述输入模块分别与第一输入端、第二输入端、第一电源信号端、第二电源信号端和上拉节点连接，用于在来自所述第一输入端的第一输入信号、来自所述第二输入端的第二输入信号、来自所述第一电源信号端的第一电源信号和来自所述第二电源信号端的第二电源信号的控制下，控制所述上拉节点的电位；

所述上拉模块分别与所述上拉节点、时钟信号端和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟信号端的时钟信号；

所述N个下拉模块中的第i个下拉模块分别与N个控制信号端中的第i个控制信号端、第三电源信号端、所述上拉节点和所述输出端连接，所述第i个下拉模块用于在来自所述第i个控制信号端的第i控制信号的控制下，分别向所述上拉节点和所述输出端输出来自所述第三电源信号端的第三电源信号，所述i为小于或等于N的正整数。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第i个下拉模块，包括：控制子模块和下拉子模块；

所述控制子模块分别与所述第i个控制信号端、所述上拉节点、所述第三电源信号端和第i个下拉节点连接，用于在所述上拉节点、所述第i控制信号和所述第三电源信号的控制下，控制所述第i个下拉节点的电位；

所述下拉子模块分别与所述第i个下拉节点、所述第三电源信号端、所述上拉节点和所述输出端连接，用于在所述第i个下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述控制子模块包括：第一晶体管和第一电容器；

所述第一晶体管的栅极与所述上拉节点连接，第一极与所述第三电源信号端连接，第二极与所述第i个下拉节点连接；

所述第一电容器的一端与所述第i控制信号端连接，另一端与所述第i个下拉节点连接。

4.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉子模块包括：第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述第i个下拉节点连接，第一极与所述第三电源信号端连接，第二极与所述上拉节点连接；

所述第三晶体管的栅极与所述第i个下拉节点连接，第一极与所述第三电源信号端连接，第二极与所述输出端连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：第四晶体管和第五晶体管；

所述第四晶体管的栅极与所述第一输入端连接，第一极与所述第一电源信号端连接，第二极与所述上拉节点连接；

所述第五晶体管的栅极与所述第二输入端连接，第一极与所述第二电源信号端连接，第二极与所述上拉节点连接。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：第六晶体管和第二电容器；

所述第六晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述输出端连接；

所述第二电容器的一端与所述上拉节点连接，另一端与所述输出端连接。

7.根据权利要求1至6任一所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括：两个下拉模块；

所述两个下拉模块中的第一下拉模块分别与第一控制信号端、第三电源信号端、所述上拉节点和所述输出端连接；

所述两个下拉模块中的第二下拉模块分别与第二控制信号端、第三电源信号端、所述上拉节点和所述输出端连接。

8.根据权利要求7所述的移位寄存器单元，其特征在于，

所述第一控制信号端输出的第一控制信号与所述第二控制信号端输出的第二控制信号的频率相同，相位相反；

所述两个下拉模块用于在所述第一控制信号和所述第二控制信号作用下，交替对所述上拉节点和所述输出端进行降噪。

9.根据权利要求3至6任一所述的移位寄存器单元，其特征在于，

所述晶体管均为N型晶体管。