[发明专利]用于自我参考的匹配线感测的匹配线预充电架构

说明书

本发明涉及用于自我参考的匹配线感测的匹配线预充电架构。本发明揭示的是关于内容可寻址存储器(CAM,Content Addressable Memories)，并且尤其关于具有自我参考匹配线预充电及局部回授控制的可搜寻内容可寻址存储器结构及使用的方法。本发明揭示包含一种结构，该结构包含：感测线路，连接至感测装置；回授线路，在该感测线路的第一端点及第二端点之间的分接点处连接至该感测线路；以及局部预充电控制器，通过该回授线路连接至该分接点，以依据该回授线路的状态控制该感测线路的预充电。

技术领域

本发明揭示的是关于内容可寻址存储器(CAM,Content Addressable Memories)，并且尤其关于具有自我参考匹配线预充电及局部回授控制的可搜寻内容可寻址存储器结构及使用的方法。

背景技术

近来，尺寸缩放技术(例如，至次100纳米尺寸)已经造成整合至电路内部的相当大的随机制程变异，并且尤其，已经造成在存储器装置(例如，感测电路)内的相当大的芯片变异。为了补偿这些变异，感测电路通常以使电路的时序延迟的方式操作，这会使效能降低。

例如，当(且仅当)字的内容不匹配输入搜寻线路的内容时，在内容可寻址存储器(CAM)中每一个字是与在周期开始时的预充电及在该周期的评估部分期间的放电的匹配线相关联。因此，该内容可寻址存储器的周期时间，意即，该匹配操作能可靠地重复的最快速时间(在特定的电压及温度)，是视该预充电时间、该评估(比较)时间及用来锁存及传递结果所花的时间而定。为了允许在制造中的统计变异，整体操作的每一个时间部分必须详细地设计。匹配线预充电时间是由产生施加至虚设匹配线用于预充电时间加上固定的逻辑延迟的全域的预充电讯号而决定。因此，用于每一个匹配线的预充电时间是全域固定的而没有能力调整从匹配线至匹配线的预充电时间变异。该预充电时间亦未具有能力感测及补偿可变的金属电阻及电容，因而迫使设计者过度设计各种元件。

发明内容

在本发明揭示的态样中，一种结构包含：感测线路，连接至感测装置，该感测装置可以侦测可能在该评估时间的期间发生的在该感测线路上的小电压差异；回授线路，在该感测线路的第一端点及第二端点之间的分接点处连接至该感测线路；以及局部预充电控制器，通过该回授线路连接至该分接点，以依据该回授线路的状态而控制该感测线路的预充电。

在本发明揭示的态样中，一种结构包含：全域控制器，以输出全域预充电讯号；匹配线，连接至位比较晶体管；以及感测放大器，连接至该全域控制器及该匹配线，该感测放大器包括经组构成局部预充电该匹配线的局部预充电控制器。

在本发明揭示的态样中，一种用于决定在匹配线上的匹配或不匹配的方法，包含：预充电连接至感测放大器的匹配线；以及依据连接至该匹配线的回授线路的充电状态而关闭该匹配线的该预充电。

附图说明

本发明揭示是以实施方式配合参考多个所附图式通过本发明揭示的例示实施例的非限制性范例来进行描述。

图1显示依据本发明揭示的态样的包含感测放大器及匹配线的内容可寻址存储器结构。

图2显示依据本发明揭示的态样的感测放大器及匹配线。

图3显示依据本发明揭示的额外态样的感测放大器及匹配线。

图4显示依据本发明揭示的额外态样的感测放大器及匹配线。

图5显示依据本发明揭示的态样的降低的时间周期/时间访问(Tcycle/Taccess)。

具体实施方式