[发明专利]碳化硅半导体器件及其制备方法

说明书

本发明提供了一种碳化硅半导体器件，可应用于高压领域，由多个元胞并联形成，各元胞结构包括：p+衬底；外延层，位于所述衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻；集电极层，位于所述衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；栅氧化层，位于所述两个n+源区之上；栅电极，位于所述栅氧化层之上。此外，本发明还提供了一种碳化硅半导体器件的制备方法，通过离子注入，在器件内部形成空穴势垒，提高发射极注入比，大幅提高器件导通性能。

技术领域

本发明属于碳化硅半导体器件领域，具体涉及一种碳化硅半导体器件及其制备方法。

背景技术

碳化硅(SiC)作为一种新兴的第三代半导体材料，具有优良的物理和电学特性。在电动汽车、轨道交通、智能电网、绿色能源等领域有着广泛的应用前景。

SiC IGBT(绝缘栅双极型晶体管)器件兼具MOSFET(金氧半场效晶体管)器件开关速度快和BJT(双极型三极管)器件导通电阻小的特点，在电力电子领域具有广泛的应用前景。通过利用漂移区电导调制作用，IGBT的漂移区电阻相对于MOSFET大幅降低。作为一种功率器件，IGBT需要更厚、更低掺杂的外延漂移区支撑更高的电压，因此SiC IGBT器件的漂移区压降仍然较高，限制了SiC IGBT器件的应用。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种碳化硅半导体器件及其制备方法，以解决上述的至少一项技术问题。

(二)技术方案

根据本发明的一方面，提供了一种碳化硅半导体器件，由多个元胞并联形成，各所述元胞结构包括：

一p+衬底；

一外延层，位于所述p+衬底之上；

两个离子注入的n势垒区，分别叠置于所述外延层上两侧；

两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；

两个p+基区，分别与各所述p+屏蔽区相邻；

两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻。

优选地，所述元胞结构还包括：

一集电极层，位于所述p+衬底之下；

两个发射极，分别位于各所述p+基区和各n+源区之上；

一栅氧化层，位于所述两个n+源区之上；

一栅电极，位于所述栅氧化层之上。

优选地，所述n势垒区的注入离子为N或者P，注入离子的掺杂浓度为5×10¹⁶cm^-3～3×10¹⁷cm^-3，其中3×10¹⁷也可以表示为3.00E+017。

优选地，两个所述n势垒区的间距(即势垒间距)为1μm～8μm。

优选地，所述p+屏蔽区的注入离子为Al或者B，注入离子的掺杂浓度为5×10¹⁷cm^-3～1×10¹⁹cm^-3。

优选地，两个所述p+屏蔽区的间距为8μm～16μm。