[发明专利]一种沟槽结构肖特基半导体装置在审
申请号: | 201710077041.4 | 申请日: | 2017-02-13 |
公开(公告)号: | CN108428744A | 公开(公告)日: | 2018-08-21 |
发明(设计)人: | 朱江 | 申请(专利权)人: | 朱江 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 113200 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽结构 半导体装置 电场 反型区 漂移层 肖特基 浮空 肖特基整流器 器件可靠性 导通电阻 反向偏压 降低器件 绝缘材料 纵向变化 | ||
1.一种沟槽结构肖特基半导体装置,其特征在于:包括:
衬底层,为高浓度掺杂第一导电半导体材料;
漂移层,位于衬底层之上,为第一导电半导体材料;
多个沟槽,位于漂移层中,沟槽内壁设置绝缘材料,沟槽内填充导电材料,导电材料包括为金属或掺杂多晶硅,沟槽底部位于漂移层中;
多个第二导电半导体材料区,位于漂移层和衬底层之间部分区域,为第二导电半导体材料;
肖特基势垒结,位于沟槽之间漂移层表面;
上表面电极层,为金属,连接肖特基势垒结和沟槽内导电材料;
下表面电极层,为金属,位于衬底层背部。
2.如权利要求1所述的半导体装置,其特征在于:所述的肖特基势垒结下部漂移层的底部为第二导电半导体材料区,沟槽下部漂移层的底部为衬底层。
3.一种沟槽结构肖特基半导体装置,其特征在于:包括:
衬底层,为高浓度掺杂第一导电半导体材料;
漂移层,位于衬底层之上,为第一导电半导体材料;
多个沟槽,位于漂移层中,沟槽内壁设置绝缘材料,沟槽内下部填充导电材料,沟槽内上部填充导电材料,沟槽内上部和下部导电材料通过绝缘层隔离,导电材料包括为金属或掺杂多晶硅,沟槽底部位于漂移层中;
第二导电半导体材料区,位于沟槽底部,临靠衬底层,为第二导电半导体材料;
肖特基势垒结,位于沟槽之间漂移层表面;
上表面电极层,为金属,连接肖特基势垒结和沟槽内上部导电材料;
下表面电极层,为金属,位于衬底层背部。
4.如权利要求3所述的半导体装置,其特征在于:所述的沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料,包括为氮化硅、陶瓷,第二绝缘材料为厚绝缘层,厚度大于一个微米。
5.一种沟槽结构肖特基半导体装置,其特征在于:包括:
衬底层,为高浓度掺杂第一导电半导体材料;
漂移层,位于衬底层之上,为第一导电半导体材料;
多个沟槽,位于漂移层中,沟槽侧壁设置绝缘材料,沟槽内下部填充导电材料,沟槽内上部填充导电材料,沟槽内上部和下部导电材料通过绝缘层隔离,导电材料包括为金属或掺杂多晶硅,沟槽底部与衬底层相连,沟槽内下部填充导电材料与衬底层相连;
第二导电半导体材料区,为第二导电半导体材料,临靠沟槽侧壁和漂移层,顶部不与漂移层上表面相连,底部临靠衬底层;
肖特基势垒结,位于沟槽之间漂移层表面;
上表面电极层,为金属,连接肖特基势垒结和沟槽内上部导电材料;
下表面电极层,为金属,位于衬底层背部。
6.如权利要求5所述的半导体装置,其特征在于:所述的沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料材料,包括为氮化硅、陶瓷,第二绝缘材料为厚绝缘层,厚度大于一个微米。
7.一种沟槽结构肖特基半导体装置,其特征在于:包括:
衬底层,为高浓度掺杂第一导电半导体材料;
漂移层,位于衬底层之上,为第一导电半导体材料;
多个沟槽,位于漂移层中,沟槽侧壁设置绝缘材料,沟槽内下部填充半导体材料,包括为多晶硅和单晶半导体材料,沟槽内上部填充导电材料,沟槽内上部导电材料和沟槽内下部半导体材料通过绝缘层隔离,导电材料包括为金属或掺杂多晶硅,沟槽内下部填充的半导体材料底部与漂移层相连;
肖特基势垒结,位于沟槽之间漂移层表面;
上表面电极层,为金属,连接肖特基势垒结和沟槽内上部导电材料;
下表面电极层,为金属,位于衬底层背部。
8.如权利要求7所述的半导体装置,其特征在于:所述的沟槽内下部填充半导体材料为第二导电多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于朱江,未经朱江许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710077041.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:金属/多晶硅栅极沟槽功率MOSFET及其形成方法
- 下一篇:用于金属化的对准
- 同类专利
- 专利分类