[发明专利]一种扫描驱动电路、移位寄存器及其驱动方法

权利要求书

1.一种移位寄存器，其特征在于，包括：输入模块、上拉控制模块、下拉控制模块、上拉输出模块、以及下拉输出模块；

所述输入模块的输入端与输入控制信号端、第一时钟信号端连接，所述输入模块的输出端分别与所述上拉控制模块、所述下拉控制模块连接，所述输入模块用于为所述移位寄存器提供输入信号；所述输入模块包括第一开关晶体管，所述第一开关晶体管用于响应所述第一时钟信号，将接受自所述第一开关晶体管的源极的所述输入控制信号传送至所述第一开关晶体管的漏极，其中所述第一开关晶体管的漏极作为所述输入模块的输出端；

所述上拉控制模块的输入端与第一直流信号端、所述第一时钟信号端、所述输入模块的输出信号端连接，所述上拉控制模块的输出端分别与所述下拉控制模块、所述上拉输出模块连接，所述上拉控制模块用于控制所述上拉输出模块的输出；

所述下拉控制模块的输入端与第二直流信号端、第二时钟信号端、所述输入模块的输出信号端、所述上拉控制模块的输出信号端连接，所述下拉控制模块的输出端与所述下拉输出模块连接，所述下拉控制模块用于控制所述下拉输出模块的输出；

所述上拉输出模块的输入端与所述第二直流信号端、所述上拉控制模块的输出信号端连接，所述上拉输出模块的输出端与所述移位寄存器的级联信号端输出端连接，所述上拉输出模块用于为所述移位寄存器输出第一电位信号；所述上拉输出模块的输入端与第三时钟信号端连接，所述第三时钟信号为所述第二时钟信号的反相信号；

所述下拉输出模块的输入端与所述第一直流信号端、所述下拉控制模块的输出信号端连接，所述下拉输出模块的输出端与所述移位寄存器的级联信号输出端连接，所述下拉输出模块用于为所述移位寄存器输出第二电位信号；

其中，所述第一时钟信号与所述第二时钟信号的频率相同，相位不同；

所述上拉控制模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述输入模块的输出端连接，所述第二晶体管的漏极与第一节点连接，所述第二晶体管的源极用以接收所述第一时钟信号；

所述第三晶体管用于响应所述第一时钟信号，将所述第一直流信号传送至所述第一节点；

所述下拉控制模块包括第四晶体管、第五晶体管、第六晶体管；

所述第四晶体管的栅极与所述输入模块的输出端连接，所述第四晶体管用以将所述第二时钟信号传送至第二节点；

所述第五晶体管用于响应所述第二时钟信号，所述第五晶体管设至于所述第二节点与所述第六晶体管之间；

所述第六晶体管用于传送所述第二直流信号，所述第六晶体管的栅极与第一节点连接。

2.如权利要求1所述的移位寄存器，其特征在于，所述上拉输出模块包括第七晶体管和第一电容；

所述第一电容的第一端接收所述第二直流信号，所述第一电容的第二端与所述第一节点连接；

所述第七晶体管的栅极与所述第一节点连接，所述第七晶体管用于将第二直流信号传送至所述移位寄存器的级联信号输出端。

3.如权利要求2所述的移位寄存器，其特征在于，所述上拉输出模块还包括第八晶体管；

所述第八晶体管响应所述第三时钟信号，将所述第二直流信号传送至所述移位寄存器的级联信号输出端。

4.如权利要求1所述的移位寄存器，其特征在于，所述下拉输出模块包括第九晶体管和第二电容；

所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述移位寄存器的级联信号输出端连接；

所述第九晶体管的漏极与所述移位寄存器的级联信号输出端连接，所述第九晶体管用于将所述第一直流信号传送至所述第二节点。

5.如权利要求1～4任一项所述的移位寄存器，其特征在于：

当输入控制信号的有效脉冲信号为高电位时，所有开关晶体管为N型开关晶体管；或，

当输入控制信号的有效脉冲信号为低电位时，所有开关晶体管为P型开关晶体管。