[发明专利]一种逐次逼近式模数转换器

说明书

本发明涉及一种逐次逼近式模数转换器，包括比较器和电容DAC，所述转换器还包括有n路锁存器和锁存器控制信号产生电路，其中比较器的输出端与n路锁存器的输入端连接，n路锁存器的输出端与电容DAC控制端一一对准连接，所述锁存器控制信号产生电路的n个控制信号输出端分别与n路锁存器的控制信号输入端连接，锁存器控制信号产生电路用于根据采样时钟Clks和比较器比较完成信号Valid分别为n路锁存器产生控制信号。

技术领域

本发明涉及模数转换器领域，更具体地，涉及一种逐次逼近式模数转换器。

背景技术

ADC作为连接模拟世界和数字世界的桥梁，其性能备受关注。ADC可分为流水线式（Pipeline）ADC，快闪式（Flash）ADC，逐次逼近式（SAR）ADC等。Pipeline ADC具有较高的工作速度和较高的精度，其工作速度可达几百MHz，精度一般为10-14位。Flash ADC具有最高的工作速度和较低的精度，其工作速度可达几GHz，精度一般低于8位。SAR ADC具有适中的工作速度和较高精度，其工作速度一般为几百KHz到几十MHz，精度一般为10-16位。不同结构的ADC因为其不同的功耗、速度和精度，适用于不同场合。SAR ADC因为其适中的工作速度、较高的转换精度、较低的功耗和近乎全数字的电路结构，受到了广泛的研究。

SAR ADC有两大研究热点。一是在适当的精度和转换速度下，降低SAR ADC的功耗。由于SAR ADC广泛应用于移动设备，所以降低功耗具有实际意义。二是在适当的精度和功耗下，提高SAR ADC的转换速度。SAR ADC与其他ADC相比具有很低的功耗，但其速度不高。为利用其功耗优势，拓展其应用范围，势必要提高其工作速度。提高系统工作速度的传统方法是采用交织技术。交织技术采用多路并行工作的SAR ADC单元，然后再把这些SAR ADC单元的转换结果组合起来，从而成倍提高SAR ADC的工作速度。但交织技术通常需要额外电路来解决时序和增益误差等问题。

现时SAR ADC工作速度受限于两部分延时。一是电容DAC稳定到所需精度的延时，称为稳定时间；另一部分是控制电路延时，也就是比较器比较结果到电容DAC开始充放电的延时，称为控制延时。传统SAR ADC这两部分延时基本相当，所以减小控制延时能有效提高SAR ADC工作速度。

发明内容

本发明为解决以上现有技术提供的逐次逼近式模数转换器控制延时过大的缺陷，提供了一种能够降低控制延时的逐次逼近式模数转换器。

为实现以上发明目的，采用的技术方案是：

一种逐次逼近式模数转换器，包括比较器和电容DAC，所述转换器还包括有n路锁存器和锁存器控制信号产生电路，其中比较器的输出端与n路锁存器的输入端连接，n路锁存器的输出端与电容DAC控制端一一对准连接，所述锁存器控制信号产生电路的n个控制信号输出端分别与n路锁存器的控制信号输入端连接，锁存器控制信号产生电路用于根据采样时钟Clks和比较器比较完成信号Valid分别为n路锁存器产生控制信号。

优选地，所述锁存器控制信号产生电路包括第一同步触发链、第二同步触发链、第一组合逻辑电路、第二组合逻辑电路；

所述第一同步触发链包括从左到右依次设置的触发器k1、触发器k2、…、触发器kn，其中n个触发器的触发器复位端口、触发器时钟端口分别接入采样时钟Clks和比较器比较完成信号Valid；对于触发器k1，其D端接入Dvdd；对于触发器k2、…、触发器k（n-1），其D端与位于其左侧的触发器的Q端连接，其Q端与位于其右侧的触发器的D端连接；

所述第一组合逻辑电路包括一个三输入或门电路，所述三输入或门电路的三个输入端分别接入采样时钟Clks、比较器比较完成信号Valid和触发器kn的Q端；