[发明专利]一种基于忆阻元件的可编程延迟电路

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于忆阻元件的可编程延迟电路。

背景技术

在集成电路设计中，常用的可编程延时电路是通过对不同的电阻进行编程来实现的。设计中通过将大量的MOS管堆叠在延时电路的上拉或下拉路径，以获取不同的等效导通电阻，从而获得不同延时。堆叠的可变电阻阵列包含了不同宽长比(W/L)的MOS管，根据不同的输入向量开启阵列中不同数量的MOS管就可以获得所需要的延时。

虽然引入电阻阵列可以获得可编程的延时单元，但受寄生参数的影响，这种结构的延时可预测性差，导通电阻与延时很难保持线性关系，导致无法获得输入向量与延时的单调性关系。附图1所示，一个简单的堆叠了两个NMOS管作为可变电阻的数控延时单元受受控MOS管电荷分享的影响，Mn1闭合后的延时本应比Mn0闭合后的延时大，实际却是一种相反的情况，附图2所示，Mn1闭合后的延时比Mn0闭合后的延时小。通常改进的方法是仔细设计电阻阵列中每一个MOS管的宽长比(W/L)，并在适当节点给予电压反馈补偿。在输入向量比较少的情况下，通过这种方法可以解决上述电路所面临的问题。但一方面这种方法本身使得电路设计变得异常复杂，另一方面在输入向量非常多，可变电阻阵列面积很大时，要确定每一个MOS管的尺寸几乎不可能，同时大的面积又会使静态功耗增加。

发明内容

有鉴于此，本发明实施例提供一种基于忆阻元件的可编程延迟电路，解决集成电路中由于使用可变电阻阵列使得电路设计复杂的技术问题。

本发明提供一种基于忆阻元件的可编程延迟电路可包括：

第一反相器、第二反相器、阈值管、忆阻元件和控制逻辑单元，

所述第一反相器和第二反相器串联连接，所述第一反相器的NMOS管的漏极连接到所述阈值管的源极，所述第二反相器的NMOS管的漏极连接信号地，

所述阈值管的漏极连接所述忆阻元件的一端，所述阈值管的栅极连接所述控制逻辑单元的第一端，

所述忆阻元件的另一端连接信号地，

所述控制逻辑单元的第二端连接所述忆阻元件的一端，所述控制逻辑单元的第三端连接所述忆阻元件的另一端，所述控制逻辑单元的第四端连接输入向量，

所述第一反相器的输入端为所述可编程延迟电路的输入端，所述第二反相器的输出端为所述可编程延迟电路的输出端。

在第一种可能的实现方式中，所述忆阻元件用于在编程模式时，所述阈值管关断，所述输入向量通过所述控制逻辑单元将所述忆阻元件的阻值调节在一个固定值。

在第二种可能的实现方式中，所述忆阻元件(104)用于在工作模式时，所述阈值管(103)闭合，所述忆阻元件(104)工作在阈值电压以下，阻值保持不变，所述可编程延迟电路完成低电平到高电平的翻转。

在第三种可能的实现方式中，所述忆阻元件的阻值调节是通过利用脉冲信号或直流电平实现。

从以上技术方案可以看出，本发明实施例具有以下优点：

本发明实施例中，通过在可编程延迟电路中使用忆阻元件，利用忆阻元件具有阻值保持及阈值特性的特点，解决了现有技术中由于采用可变电阻阵列实现延迟功能需要非常复杂的电路设计以及非常大的电阻阵列面积的问题，并有效解决了输入向量与延迟成非单调性的缺点，使得电路具有延迟精确可编程的特性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的电路结构。

图1为现有技术中具有两个NMOS管的可变电阻延迟电路结构图；

图2为图1所示延迟电路的结果对比图；

图3为本发明实施例中一种基于忆阻元件的可编程延迟电路结构图；

图4为图3所示可编程延迟电路的结果对比图。

具体实施方式

本发明实施例提供了一种基于忆阻元件的可编程延迟电路，解决集成电路中由于使用可变电阻阵列使得电路设计复杂的技术问题，并有效解决了输入向量与延迟成非单调性的缺点，使得电路具有延迟精确可编程的特性。