[发明专利]感测放大器和闩锁方案

权利要求书

1.一种集成电路，包含：

感测放大器电路，包含多个晶体管，该多个晶体管由感测放大器致能信号致能以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路；以及

该闩锁电路，包含用该第一输出数据线真值信号主动驱动的主要驱动器与用该第二输出数据线互补信号主动驱动的次要驱动器，使得该闩锁电路输出读取全域数据线的信号，其中，该主要驱动器或该次要驱动器包含第一上拉晶体管、第一下拉晶体管及另一晶体管，并且其中，该另一晶体管被配置为基于反相感测放大器致能信号，将该第一上拉晶体管电耦合至该第一下拉晶体管。

2.如权利要求1所述的集成电路，其中，该第一上拉晶体管为PMOS晶体管，该第一下拉晶体管为NMOS晶体管，并且该主要驱动器包含该PMOS晶体管与该NMOS晶体管。

3.如权利要求2所述的集成电路，其中，该PMOS晶体管的栅极与该NMOS晶体管的栅极均连接以接收该第一输出数据线真值信号。

4.如权利要求1所述的集成电路，其中，该第一上拉晶体管为NMOS晶体管，该第一下拉晶体管为PMOS晶体管，并且该次要驱动器包含该NMOS晶体管与该PMOS晶体管。

5.如权利要求4所述的集成电路，其中，该NMOS晶体管的栅极与该PMOS晶体管的栅极均连接以接收该第二输出数据线互补信号。

6.如权利要求1所述的集成电路，其中，该第一输出数据线真值信号上的负载等效于该第二输出数据线互补信号上的负载。

7.如权利要求1所述的集成电路，其中，该主要驱动器与该次要驱动器有共用电压供应。

8.如权利要求1所述的集成电路，其中，该感测放大器电路的该多个晶体管包含5个PMOS晶体管及3个NMOS晶体管。

9.如权利要求1所述的集成电路，其中，该感测放大器电路及该闩锁电路包含静态随机访问内存(SRAM)装置。

10.如权利要求1所述的集成电路，其中，该感测放大器电路及该闩锁电路包含动态随机访问内存(DRAM)装置、另一易失性内存装置及非易失性内存装置中的一者。

11.一种集成电路，包含：

感测放大器电路，包含多个晶体管，该多个晶体管由感测放大器致能信号致能以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路；

该闩锁电路，包含用该第一输出数据线真值信号主动驱动的PMOS上拉装置及NMOS下拉装置，以及用该第二输出数据线互补信号主动驱动的NMOS上拉装置及PMOS下拉装置，使得该闩锁电路输出读取全域数据线的信号；以及

另一晶体管，基于反相感测放大器致能信号，将该PMOS上拉装置及该NMOS下拉装置电耦合至该NMOS上拉装置及该PMOS下拉装置。

12.如权利要求11所述的集成电路，其中，该PMOS上拉装置的栅极与该NMOS下拉装置的栅极均连接以接收该第一输出数据线真值信号。

13.如权利要求11所述的集成电路，其中，该NMOS上拉装置的栅极与该PMOS下拉装置的栅极均连接以接收该第二输出数据线互补信号。

14.如权利要求11所述的集成电路，其中，该第一输出数据线真值信号上的负载等效于该第二输出数据线互补信号上的负载。

15.如权利要求11所述的集成电路，其中，该PMOS上拉装置、该NMOS下拉装置、该NMOS上拉装置及该PMOS下拉装置有共用电压供应。

16.如权利要求11所述的集成电路，其中，该感测放大器电路的该多个晶体管包含5个PMOS晶体管及3个NMOS晶体管。