[发明专利]一种2×2余度高升力计算机系统的传输数据链在审
申请号: | 201710096296.5 | 申请日: | 2017-02-22 |
公开(公告)号: | CN106933141A | 公开(公告)日: | 2017-07-07 |
发明(设计)人: | 郭宏选;阮涛;张亚军 | 申请(专利权)人: | 庆安集团有限公司 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 中国航空专利中心11008 | 代理人: | 杜永保 |
地址: | 710077*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 余度高 升力 计算机系统 传输 数据链 | ||
技术领域
本发明属于机载余度控制技术,具体涉及一种2×2余度高升力计算机系统的传输数据链。
背景技术
目前多余度计算机系统,其中的传输数据链都采用点点相连或者主要节点相连的模式。点点相连在2×2余度中会出现2:2的情况,出现导致故障无法表决现象。主要节点相连模式会造成数据获取不全,存在误判问题。
发明内容
而本发明提供的计算机系统的传输数据链,可以规避以上两种方式的不足,保证产品的余度管理可靠有效的进行。
本发明的2×2余度高升力计算机系统的传输数据链,在飞机飞行时进行数据传输,所述计算机系统包括计算机Ⅰ和计算机Ⅱ,两者的构成和功能相同,每个计算机包括主控通道和监控通道,且主控通道和监控通道之间构成通道内数据传输链CDL,所述主控通道之间构成通道间数据传输链CCDL,所述监控通道之间构成通道间数据传输链CCDL。
进一步地,所述主控通道和监控通道采用DSP与FPGA组合的形式或PowerPC与CPLD组合的形式,通讯协议驻留在FPGA或CPLD中,通过高速串口构建基础传输链路。
进一步地,每一个通道都获得自身的数据和相邻的另外两个通道的数据,对三个数据进行表决。
进一步地,表决形式有3:0、2:1、1:1:1三种,当3:0时取任一的数据作为有效数据参加下一阶段的计算数据;当2:1时取与“2”对应的数据作为有效数据参加下一阶段的计算数据,判断出一次故障;当1:1:1时采用上一拍的值作为有效数据参加下一阶段的计算数据,判断出二次故障,故障保护。
有益效果:本发明2×2余度高升力计算机系统的传输数据链,可广泛应用于各类飞机的余度控制计算机中,具有构成简单、表决逻辑简单、可靠性高的特点,为余度系统能满足10-9的安全性指标提供有力支撑。
附图说明
图1是本发明计算机系统的数据链传输结构示意图。
具体实施方式
如图1所示,本发明的计算机系统的数据链传输链由两个计算机:计算机1和计算机2,或两个通道:通道1和通道2构成。
通讯协议的基础传输链路为高速串口,通过在FPGA/CPLD中编程实现通讯协议,最终实现链路的通讯。
4个主控单元间采用四边形连接方式,每一个计算机(或通道)内部的主控通道(支路)和监控通道(支路)通讯构成CDL,计算机间的主控通道(支路)和主控通道(支路)通讯,监控通道(支路)和监控通道(支路)通讯构成CCDL。
对于每一个单元都获得自身的数据和其他另外两个单元的数据,三个数据进行表决,表决形式有3:0、2:1、1:1:1三种,3:0时取自身的数据作为有效数据参加下一阶段的计算数据;2:1时取自身的“2”中任意一个数据作为有效数据参加下一阶段的计算数据,判断出一次故障;1:1:1时,采用上一拍的值作为作为有效数据参加下一阶段的计算数据,判断出二次故障,故障保护。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于庆安集团有限公司,未经庆安集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710096296.5/2.html,转载请声明来源钻瓜专利网。