[发明专利]移位寄存器、栅极驱动电路、显示面板及驱动方法

权利要求书

1.一种移位寄存器，包括：

输入电路，与上拉节点连接，被配置为将第一时钟信号写入所述上拉节点；

输出电路，与所述上拉节点及输出端分别连接，被配置为将第二时钟信号写入所述输出端；

复位电路，与所述上拉节点连接，被配置为将第三时钟信号写入所述上拉节点；

上拉节点下拉电路，与所述上拉节点、第一下拉节点、第二下拉节点及第一电源端分别连接；

第一控制电路，被配置为响应于第一控制信号将第四时钟信号写入所述第一下拉节点、将第一电源电压写入所述第二下拉节点，以及响应于所述上拉节点的电压将所述第一电源电压写入所述第一下拉节点；

第二控制电路，被配置为响应于第二控制信号将所述第四时钟信号写入所述第二下拉节点、将所述第一电源电压写入所述第一下拉节点，以及响应于所述上拉节点的电压将所述第一电源电压写入所述第二下拉节点；

输出下拉电路，与所述输出端、所述第一下拉节点、所述第二下拉节点及所述第一电源端分别连接；

第一存储电路，与所述上拉节点及所述输出端分别连接，

其中，所述第一控制信号和所述第二控制信号互为反向信号。

2.根据权利要求1所述的移位寄存器，其中，

所述输入电路包括第一晶体管，所述第一晶体管的第一极与第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的栅极与输入端连接以接收输入信号，所述第一晶体管的第二极与所述上拉节点连接；

所述输出电路包括第二晶体管，所述第二晶体管的第一极与第二时钟信号端连接以接收所述第二时钟信号，所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的第二极与所述输出端连接；

所述复位电路包括第三晶体管，所述第三晶体管的第一极与第三时钟信号端连接以接收所述第三时钟信号，所述第三晶体管的栅极与复位信号端连接以接收复位信号，所述第三晶体管的第二极与所述上拉节点连接。

3.根据权利要求1所述的移位寄存器，其中，所述上拉节点下拉电路包括第四晶体管和第五晶体管，

所述第四晶体管的第一极与所述上拉节点连接，所述第四晶体管的栅极与所述第二下拉节点连接，所述第四晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第五晶体管的第一极与所述上拉节点连接，所述第五晶体管的栅极与所述第一下拉节点连接，所述第五晶体管的第二极与所述第一电源端连接以接收所述第一电源电压。

4.根据权利要求1所述的移位寄存器，其中，

所述第一控制电路包括第六晶体管、第七晶体管和第八晶体管，

所述第六晶体管的第一极与所述第二下拉节点连接，所述第六晶体管的栅极与第一控制信号端连接以接收所述第一控制信号，所述第六晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第七晶体管的第一极与所述第一下拉节点连接，所述第七晶体管的栅极与所述上拉节点连接，所述第七晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第八晶体管的第一极被配置为接收第四时钟信号，所述第八晶体管的栅极与所述第一控制信号端连接以接收所述第一控制信号，所述第八晶体管的第二极与所述第一下拉节点连接；

所述第二控制电路包括第九晶体管、第十晶体管和第十一晶体管，

所述第九晶体管的第一极与所述第一下拉节点连接，所述第九晶体管的栅极与第二控制信号端连接以接收所述第二控制信号，所述第九晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第十晶体管的第一极与所述第二下拉节点连接，所述第十晶体管的栅极与所述上拉节点连接，所述第十晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第十一晶体管的第一极被配置为接收第四时钟信号，所述第十一晶体管的栅极与所述第二控制信号端连接以接收所述第二控制信号，所述第十一晶体管的第二极与所述第二下拉节点连接。

5.根据权利要求1所述的移位寄存器，其中，所述输出下拉电路包括第十二晶体管和第十三晶体管，

所述第十二晶体管的第一极与所述输出端连接，所述第十二晶体管的栅极与所述第一下拉节点连接，所述第十二晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，

所述第十三晶体管的第一极与所述输出端连接，所述第十三晶体管的栅极与所述第二下拉节点连接，所述第十三晶体管的第二极与所述第一电源端连接以接收所述第一电源电压。