[发明专利]一种具有浮空层分裂栅的MOSFET

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种具有浮空层分裂栅MOSFET。

背景技术

传统设计，在的低压Splitting-gate Trench MOS结构中，利用厚氧化层耐压，可以大大提高外延电阻率，从而减小Rsp。但是由于其底部分裂栅结构的底部承受的电场更高，使得击穿提前发生。

传统分立器件是单芯片设计与生产，简单的根据栅电极信号完成对电路的关断和开启，功能单一，缺少与电路系统的信号反馈，很难做到智能控制。

发明内容

本发明为了减小trench底部的尖峰电场，使得在外延层以及trench底部的电场更加平坦，因此在保证击穿电压相同的前提下，可以进一步提高外延浓度来进一步降低Rsp。同时，实现具有功率器件工作信息抽样反馈的智能集成类芯片，使得器件在任何工作状态下可以受到监控管理，从而实现工作状态的智能调整。

本发明的技术方案具体如下：

一种具有浮空层分裂栅的MOSFET，包括：N+衬底层，N+衬底层上设有N-外延层，N-外延层的中间和两侧分别设置有P-body层，P-body层的左右两侧分别设置有第一Trench槽和第二Trench槽，两Trench槽之间为不连续的P-body层，两Trench槽贯穿P-body层至N-外延层上部；每一Trench槽内均充满SiO₂层，SiO₂层中设有两不连续的Poly结构；每一Trench槽口外侧在P-body层中围有一圈N-阱；P-body层上设有Metal层；两Trench槽内的SiO₂满出至Metal层；

在N-外延层中，对应每一Trench槽下方设置有P型浮空层，两P型浮空层不连续。

较佳地，P型浮空层与对应的Trench槽不相连。

较佳地，P型浮空层与对应的Trench槽相连。

采用上述技术方案，本发明通过P型浮空层的引入大大优化了传统split-gate的内部电场：在不需要外mask下优化split-gate，进一步减小split-gate的Rsp，提高了split-gate的击穿电压，获得了良好的静电保护效果。

附图说明

图1为本发明实施例一的纵剖面的结构示意图；

图2为本发明实施例一的电场特性图；

图3为本发明实施例二的纵剖面的结构示意图；

图4为本发明实施例二的电场特性图。

具体实施方式

以下结合附图和具体实施例，对发明进行详细说明。

参照图1与图2所示，本发明提供一种具有浮空层分裂栅的MOSFET，包括：N+衬底层101，N+衬底层101上设有N-外延层102，N-外延层102的中间和两侧分别设置有P-body层103，P-body层103的左右两侧分别设置有第一Trench槽104a和第二Trench槽104b，两Trench槽104a/104b之间为不连续的P-body层103，两Trench槽104a/104b贯穿P-body层103至N-外延层102上部；每一Trench槽104a/104b内均充满SiO₂层105，SiO₂层105中设有两不连续的Poly结构106；每一Trench槽104a/104b口外侧在P-body层中围有一圈N-阱107；P-body层103上设有Metal层108；两Trench槽104a/104b内的SiO₂层105满出至Metal层108；在N-外延层102中，对应每一Trench槽104a/104b下方设置有P型浮空层109，两P型浮空层109不连续。

图1所示为本发明的实施例一，其中，P型浮空层109与对应的Trench槽104a/104b不相连。实施例一的此种结构，获得的电场特性图见图2，其中曲线L0为未引入P型浮空层109的特性图，L1为本实施例一的特性图，在Trench槽104a/104b底部引入了两个浮空的P型层后，原先在Trench底部出现的电场尖峰出现变化，电场变得更平坦，如上图红色曲线，以此大大增加了击穿电压。如果保证击穿电压不变，以此可以大大减小Rsp。