[发明专利]用于FRAM的时间跟踪电路

说明书

本申请公开一种用于FRAM的时间跟踪电路。公开了用于读取和/或写入FRAM存储器的方法和设备。示例存储器电路(100)包括：控制器(102)，其向驱动器(106、108)的输入端输出信号；晶体管(107、109)，其耦合驱动器(106、108)的输出端；驱动器(106、108)，其响应于接收信号，向晶体管(107、109)输出第一电压；以及晶体管(107、109)，其响应于接收第一电压，在晶体管延迟之后向位单元(120)输出第二电压，晶体管(107、109)基于存储器电路(100)的尺寸被选择。

技术领域

这个公开大体上涉及铁电随机存取存储器(FRAM)，并且更具体地涉及提供用于FRAM的时间跟踪电路的方法和设备。

背景技术

铁电随机存取存储器(FRAM)是一种包括位单元的阵列的非易失性存储装置。每个FRAM位单元包括存储电荷的铁电电容器。电荷对应于逻辑值。能够通过存储控制器改变(例如，写入)和/或读取电荷。常规的FRAM电路包含一定数量的行和列的位单元(例如，512行和72列)。然而，FRAM技术的进展已经导致各种数量的行和列的FRAM的电路。例如，FRAM可以包括允许高达非易失性存储器的7.2万位的32-512行和8-144列。

发明内容

本文中公开的示例提供存储器阵列中的时间跟踪电路。本文中公开的示例设备包括控制器，以输出第一信号和第二信号。这种示例包括：第一驱动器，其响应于接收第一信号而在对应于第一晶体管的尺寸的第一延迟之后向第一晶体管输出第一电压；第一晶体管，其向位单元的板线(plate line)输出第二电压。这种示例包括：第二驱动器，其响应于接收第二信号而在对应于第二晶体管的尺寸的第二延迟之后向第二晶体管输出第三电压；第二晶体管，其向位单元的位线输出第四电压，第一晶体管或第二晶体管中的至少一个基于存储器的尺寸被选择。

附图说明

图1是向示例位单元进行读取/写入的示例铁电随机存取存储器电路。

图2是图1的示例位单元。

图3是示例机器可读指令的流程图表示，示例机器可读指令可以被执行以实现图1的示例铁电随机存取存储器电路读取和写入图1的示例位单元。

图4例示用于由图1的示例板驱动器(plate driver)输出的示例驱动器脉冲的两个示例时序图。

图5例示用于由图1的示例回写驱动器输出的示例驱动器脉冲的两个示例时序图。

图6是示例处理器平台的框图，其可以被利用以执行图3的示例指令以实现图1的示例铁电随机存取存储器电路。

附图不是按比例的。在任何可能的情况下，贯穿一个或更多个附图和所附书面说明将使用相同的参考数字以指代相同或相似部件。

具体实施方式

铁电随机存取存储器(FRAM)是包括位单元的阵列的非易失性存储器电路。FRAM位单元包括铁电电容器以存储电荷。与铁电电容器关联的存储电荷表示能够被读取的二进制值(例如，“1”或“0”)。读取FRAM阵列中的值是破坏性的过程(例如，一旦读取，存储值就丢失)。因此，一旦读取FRAM中的位单元的值，就需要将该读取值写回(例如，刷新)至位单元中。为了读取和/或写入FRAM中的位单元，特定宽度的延迟电压脉冲通过FRAM的FRAM驱动器(例如，行驱动器、板驱动器、和/或位线驱动器)输出。时序电路(timing circuit)可以被用于创造这种延迟。延迟的长度与电荷流过位单元的晶体管所必需的时间的最小量关联。随着FRAM阵列的尺寸(例如，行的数量和列的数量)的增加，与FRAM阵列相关联的负载和电容也增加。因此，编程较大FRAM阵列的电压脉冲需要宽于编程较小FRAM阵列的电压脉冲。最佳脉冲宽度与将足够的电荷存储在FRAM阵列的位单元的铁电电容器中所必需的时间的最小量关联。