[发明专利]一种加速生成版图中导体图形连接关系的方法

说明书

一种加速生成版图中导体图形连接关系的方法，包括步骤：（1）确定起始追踪图形；（2）追踪与所述起始追踪图形同层或直连的其他导体层的图形，将追踪到的图形加入到结果队列；（3）追踪与所述起始追踪图形相连的通孔层图形，对追踪到的通孔层图形分组，追踪与每组通孔层图形组相连的导体层图形，将追踪到的导体层图形加入到所述结果队列；（4）依次将所述结果队列中的导体层图形作为起始追踪图形，执行步骤（2）及（3）；（5）收集所有追踪到的导体层及通孔层的图形，组成一条完整的线网。本发明能够针对多层次的大规模打孔连接，减少搜索连接导体层图形的次数，降低检查图形是否有重叠的次数，提高线网追踪的效率。

技术领域

本发明涉及计算机辅助设计技术领域，特别是涉及一种加速生成版图中导体图形连接关系的方法。

背景技术

随着现代信号处理技术和大规模集成电路技术的飞速发展，使得超大规模集成电路的物理设计复杂度越来越高，超深亚微米工艺条件下的后端物理设计日趋复杂，不得不依赖于EDA（电子设计自动化）工具的辅助，EDA几乎涉及集成电路设计流程的各个方面。

进行大版图物理验证时，需要根据版图中的图形和垂直工艺信息进行线网图形追踪。随着版图规模越来越大，版图中图形越来越复杂，通孔和金属层数越来越多，线网追踪所花费的时间代价越来越大。采用EDA进行大版图物理验证时，通常需要快速建立版图中导体图形的连接关系，形成完整的电路走线。线网追踪（TraceNet）是根据版图中二维图形信息和工艺信息自动判断导体的连通关系，形成完整线网图形的技术。但是工艺层数越来越多，多种形状以及庞大的通孔阵列，严重影响了线网追踪的性能。

因此，提出一种加速生成版图中导体图形连接关系的方法，能够针对多层次的大规模打孔连接，减少搜索连接导体层图形的次数，降低检查图形是否有重叠的次数，提高线网追踪的效率，成为亟待解决的问题。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种加速生成版图中导体图形连接关系的方法，可以针对多层次的大规模打孔连接，减少搜索连接导体层图形的次数，降低检查图形是否有重叠的次数，提高线网追踪的效率。

为实现上述目的，本发明提供的加速生成版图中导体图形连接关系的方法，包括以下步骤：

（1）确定起始追踪图形；（2）追踪与所述起始追踪图形同层或直连的其他导体层的图形，将追踪到的图形加入到结果队列；（3）追踪与所述起始追踪图形相连的通孔层图形，对追踪到的通孔层图形分组，追踪与每组通孔层图形组相连的导体层图形，将追踪到的导体层图形加入到所述结果队列；（4）依次将所述结果队列中的导体层图形作为起始追踪图形，执行步骤（2）及（3）；（5）收集所有追踪到的导体层及通孔层的图形，组成一条完整的线网。

进一步地，步骤（1）所述确定起始追踪图形，是依据版图数据和相应的工艺设置文件，定义线网追踪的起始层和点坐标，确定起始追踪图形。

进一步地，步骤（3）中所述对追踪到的通孔层图形分组，是按照版图中层次结构的深度对通孔层图形进行分组。

进一步地，步骤（3）中所述追踪与每组通孔层图形组相连的导体层图形，是用每组通孔层图形组的外框分别追踪与所述每组通孔层图形组相连的导体层图形。

步骤（3）中所述追踪与每组通孔层图形组相连的导体层图形，进一步包括：若存在覆盖某组通孔层图形组的导体层图形，则采用所述覆盖某组通孔层图形组的导体层图形代替所述某组组通孔层图形组进行追踪。

本发明提供的加速生成版图中导体图形连接关系的方法，对于通孔层图形进行分组，用分组的外框去搜索可能连接的导体层图形；同时有条件地对该组通孔层图形进行忽略，以减少搜索和检查的次数，加快线网追踪的速度，生成网表。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。