[发明专利]单级扫描电路、双级扫描电路、栅极驱动电路及显示装置

权利要求书

1.一种单级扫描电路，其特征在于，所述单级扫描电路包括：输入模块T1T2、上拉节点P、上拉控制模块T3T4、第一下拉节点Q1、第一下拉控制模块T5T6、第二下拉节点Q2、第二下拉控制模块T7T8、第一耦合模块C1、第二耦合模块C2、输出模块T9C3和输出端；

所述输入模块响应于第一控制信号端的信号，而控制第一电压端与所述上拉节点之间的接通状态，以及响应于第二控制端的信号，而控制第二电压端与所述上拉节点之间的接通状态，其中，所述第一电压端和第二电压端输出的信号的电平相反；

所述上拉控制模块响应于所述上拉节点的信号，而控制所述第一下拉节点和第二下拉节点分别与所述第三电压端之间的接通状态；

所述第一下拉控制模块响应于所述第一下拉节点的信号，而控制所述上拉节点和输出端分别与所述第三电压端之间的接通状态；

所述第二下拉控制模块响应于所述第二下拉节点的信号，而控制所述上拉节点和输出端分别与所述第三电压端之间的接通状态；

所述第一耦合模块用于将第一时钟信号端的时钟信号耦合至所述第一下拉节点，所述第二耦合模块用于将第二时钟信号端的时钟信号耦合至所述第二下拉节点，在所述上拉控制模块控制所述第一下拉节点和第二下拉节点均与所述第三电压端之间接通时，所述第一下拉节点和第二下拉节点的信号为所述第三电压端输出的信号；以及，所述第一时钟信号端与所述第二时钟信号端的时钟信号相位差为180度，以通过所述第一下拉节点和第二下拉节点分别控制的所述第一下拉控制模块和第二下拉控制模块交替工作，而控制所述上拉节点和输出端均与所述第三电压端之间接通；

以及，所述输出模块响应于所述上拉节点的信号，而控制所述第一时钟信号端与所述输出端之间的接通状态。

2.根据权利要求1所述的单级扫描电路，其特征在于，所述输入模块包括：第一晶体管和第二晶体管；

所述第一晶体管的栅极连接至所述第一控制信号端，所述第一晶体管的第一端连接至所述第一电压端，所述第一晶体管的第二端连接至所述上拉节点；所述第二晶体管的栅极连接至所述第二控制信号端，所述第二晶体管的第一端连接至所述第二电压端，所述第二晶体管的第二端连接至所述上拉节点。

3.根据权利要求1所述的单级扫描电路，其特征在于，所述上拉控制模块包括：第三晶体管和第四晶体管；

所述第三晶体管和第四晶体管的栅极均连接至所述上拉节点，所述第三晶体管和第四晶体管的第一端均连接至所述第三电压端，所述第三晶体管的第二端连接至所述第一下拉节点，所述第四晶体管的第二端连接至所述第二下拉节点。

4.根据权利要求1所述的单级扫描电路，其特征在于，所述第一下拉控制模块包括：第五晶体管和第六晶体管；

所述第五晶体管和第六晶体管的栅极均连接至所述第一下拉节点，所述第五晶体管和第六晶体管的第一端均连接至所述第三电压端，所述第五晶体管的第二端连接至所述上拉节点，所述第六晶体的第二端连接至所述输出端。

5.根据权利要求1所述的单级扫描电路，其特征在于，所述第二下拉控制模块包括：第七晶体管和第八晶体管；

所述第七晶体管和第八晶体管的栅极均连接至所述第二下拉节点，所述第七晶体管和第八晶体管的第一端均连接至所述第三电压端，所述第七晶体管的第二端连接至所述上拉节点，所述第八晶体管的第二端连接至所述输出端。

6.根据权利要求1所述的单级扫描电路，其特征在于，所述第一耦合模块包括第一电容，所述第二耦合模块包括第二电容；

所述第一电容的第一极板连接至所述第一时钟信号端，所述第一电容的第二极板连接至所述第一下拉节点；所述第二电容的第一极板连接至所述第二时钟信号端，所述第二电容的第二极板连接至所述第二下拉节点。

7.根据权利要求1所述的单级扫描电路，其特征在于，所述输出模块包括：第九晶体管和第三电容；

所述第九晶体管的栅极连接至所述上拉节点，所述第九晶体管的第一端连接至所述第一时钟信号端，所述第九晶体管的第二端连接至所述输出端；所述第三电容的第一极板连接至所述输出端，所述第三电容的第二极板连接至所述上拉节点。