[发明专利]含有高于衬底解码级的紧凑型三维存储器

权利要求书

1.一种含有一层内解码级的紧凑型三维存储器（3D-M_C），其特征在于含有：

一含有晶体管的半导体衬底(0)；一堆叠在该半导体衬底(0)上的存储层(10)，该存储层(10)含有至少一存储阵列(100A)和该层内解码级(100P)；一将该存储层(10)和该衬底(0)耦合的接触通道孔(13ac)；

其中，该存储阵列(100A)含有从该存储阵列(100A)延伸到该层内解码级(100P)的、包括第一和第二地址线(11a、11c)的多条x地址线；多条与该x地址线相交的y地址线(12a)；以及，多个位于所述x地址线和所述y地址线交叉处的存储器件，(1aa、1ac)，每个存储器件含有一二极管或一类二极管器件；

该层内解码级(100P)含有与所述多条x地址线(11a、11c)相交的、包括第一和第二控制线(17a、17b)的多条控制线；以及，包括第一和第二解码器件(3aa、3cb)的多个解码器件，该第一解码器件(3aa)位于该第一地址线(11a)和该第一控制线(17a)的交叉处；该第二解码器件(3cb)位于该第二地址线(11c)和该第二控制线(17b)的交叉处；每个解码器件含有一晶体管或一类晶体管器件；

该层内解码级具有两种模式：在第一模式，该第一解码器件(3aa)接通、该第二解码器(3cb)断开，该第一地址线(11a)与该接触通道孔(13ac)耦合；在第二模式，该第一解码器件(3aa)断开、该第二解码器(3cb)接通，该第二地址线(11c)与该接触通道孔(13ac)耦合。

2.根据权利要求1所述的存储器，其特征还在于：该存储器件(1aa、1ac)是一二端口器件。

3.根据权利要求1所述的存储器，其特征还在于：该解码器件(3aa、3ac)是一三端口器件。

4.一种含有一层间解码级的紧凑型三维存储器（3D-M_C），其特征在于含有：

一含有晶体管的半导体衬底(0)；一堆叠在该半导体衬底(0)上的第一存储层(10)，该第一存储层(10)含有第一存储阵列(100A)和该层间解码级的第一部分(110P)；一堆叠在该第一存储层(10)上的第二存储层(20)，该第二存储层(20)含有第二存储阵列(200A)和该层间解码级的第二部分(110P)；一将该第一和第二存储层(10、20)和该衬底(0)耦合的接触通道孔(5a)；

其中，该第一存储阵列(100A)含有一从第一该存储阵列(100A)延伸到该层间解码级第一部分(110P)的第一x地址线(11a)；一与该第一x地址线(11a)相交的第一y地址线(12a)；以及，一位于该第一x地址线(11a)和该第一y地址线(12a)交叉处的存储器件(1aa)；

该层间解码级的第一部分(110P)含有一与该第一x地址线(11a)相交的第一控制线(17)；以及，一位于该第一x地址线(11a)和该第一控制线(17a)交叉处的第一解码器件(3a)；

该第二存储层(10)含有一从该第二存储阵列(200A)延伸到该层间解码级第二部分(210P)的第二x地址线(21a)；一与该第二x地址线(21a)相交的第二y地址线(22a)；以及，一位于该第二x地址线(21a)和该第二y地址线(22a)交叉处的存储器件(2aa)；；

该层间解码级第二部分(210P)含有一与该第二锌、地址线(21a)相交的第二控制线(27)；以及，一位于该第二x地址线(21a)和该第二控制线(27)交叉处的第二解码器件(4a)；

该层内解码级具有两种模式：在第一模式，该第一解码器件(3a)接通、该第二解码器(4a)断开，该第一x地址线(11a)与该接触通道孔(5a)耦合；在第二模式，该第一解码器件(3a)断开、该第二解码器(4a)接通，该第二x地址线(21a)与该接触通道孔(5a)耦合。

5.根据权利要求2所述的存储器，其特征还在于：该第一和第二存储器件(1aa、2aa)含有一二极管或一类二极管器件。

6.根据权利要求2所述的存储器，其特征还在于：该第一和第二解码器件(3a、4a)含有一晶体管或一类晶体管器件。