[发明专利]一种中型PLC系统在审
申请号: | 201710110108.X | 申请日: | 2017-02-28 |
公开(公告)号: | CN106843127A | 公开(公告)日: | 2017-06-13 |
发明(设计)人: | 陈敏锐;龙思玲;陈继明;谷鹏 | 申请(专利权)人: | 深圳市麦格米特控制技术有限公司 |
主分类号: | G05B19/05 | 分类号: | G05B19/05 |
代理公司: | 深圳市兴科达知识产权代理有限公司44260 | 代理人: | 杜启刚 |
地址: | 518000 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 中型 plc 系统 | ||
1.一种中型PLC系统,其特征在于,包括处理器,处理器包括第一CPU、第二CPU和FPGA,第一CPU运行Linux系统软件,管理外设、处理通信数据和与上位机交互;第二CPU中运行PLC软件系统,执行PLC用户程序、管理扩展模块和进行运动控制轨迹规划;FPGA负责运动控制指令执行、本地IO管理、扩展总线管理和EtherCat协议解析。
2.根据权利要求1所述的中型PLC系统,其特征在于,第一CPU与第二CPU之间通过128位宽的高速AXI总线互联。
3.根据权利要求1所述的中型PLC系统,其特征在于,包括以太网接口、USB接口、RS485接口、SD卡接口、高速IO接口和CAN接口,以太网接口、USB接口、RS485接口、SD卡接口、高速IO接口和CAN接口接第一CPU。
4.根据权利要求1所述的中型PLC系统,其特征在于,包括DDR3存储器和Qspi Flash存储器,DDR3存储器挂接在Altera SoC处理器的DDR控制器下,作为第一CPU和第二CPU执行代码和数据存储器,同时作为第一CPU与第二CPU交互数据的缓存区;Qspi Flash存储器挂接在Altera SoC处理器的Flash控制器下,用来存储所有的系统软件,系统上电后系统引导程序自动从Qspi Flash存储器中加载系统软件。
5.根据权利要求1所述的中型PLC系统,其特征在于,FPGA包括运动控制模块、扩展总线协议解析模块、通信协议解析模块、IO接口模块和CPU接口模块;运动控制模块接收第二CPU下发的运动轨迹和速度、加速度、加加速度和轴间插补关系数据,进行运动速度、运动轨迹的精确规划,并控制多个轴同时单步或协同运动,反馈定位轴当前的运动状态,进行异常处理;扩展总线协议解析模块在系统上电时通过扩展总线对扩展模块编址,然后在收到第二CPU的配置信息后依次配置各个扩展模块的配置区使其正常工作,配置完成后就按周期刷新扩展模块工作区的数据,将扩展模块的最新状态存放在FPGA内的RAM缓存区中供第二CPU读取;IO接口模块管理处理器的本地IO接口,进行输入输出滤波,或者向第二CPU发起中断;CPU接口模块负责FPGA与第一CPU、第二CPU的数据交互、外设共享管理。
6.根据权利要求1所述的中型PLC系统,其特征在于,包括扩展模块和扩展总线,扩展模块包括IO扩展模块、定位轴扩展模块、高速计数扩展模块、AD/DA特殊功能模块和通信扩展模块;扩展总线采用高速差分Qspi总线结合单编址线、同步线和复位线组成,扩展总线由FPGA管理。
7.根据权利要求1所述的中型PLC系统,其特征在于,所述的处理器是Altera SoC处理器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市麦格米特控制技术有限公司,未经深圳市麦格米特控制技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710110108.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种粉末注射成型热风箱式排胶炉
- 下一篇:高性能焊锡粉的离心雾化制粉装置