[发明专利]半导体存储器设备及其制造方法有效

申请号：	201710111386.7	申请日：	2017-02-28
公开（公告）号：	CN107863124B	公开（公告）日：	2021-04-20
发明（设计）人：	鸟山周一;堀井秀人;河井友也	申请（专利权）人：	东芝存储器株式会社
主分类号：	G11C16/08	分类号：	G11C16/08;G11C16/10;H01L27/11556;H01L27/11582
代理公司：	永新专利商标代理有限公司 72002	代理人：	王英;刘炳胜
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体存储器设备及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

在对存储器元的写入操作中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能用于向对应于选定的存储器元的字线施加编程电压，并且使得被施加至与位于所述第一端部和选定的存储器元之间的第一未被选定的存储器元相对应的第一字线的电压高于被施加至与位于第二端部和选定的存储器元之间的第二未被选定的存储器元相对应的第二字线的电压。

相关申请的交叉引用

本申请基于并且主张要求于2016年9月21日提交的在先日本专利申请No.2016-184250的优先权权益，在此通过引用将其全部内容并入本文。

技术领域

下文所描述的实施例涉及半导体存储器设备及其制造方法。

背景技术

近年来，尽管NAND型闪速存储器的微型化一直在进行，但是在数据写入操作过程中在各元件之间的干扰也变得严重。亦即，当数据被写入到NAND型闪速存储器中时，写入经过电压(write pass voltage)被施加至未被选定的存储器元的栅极。写入经过电压是这样的电压：其将未被选定的存储器元设定到ON状态，但是不改变其阈值电压。相反，高于写入经过电压的编程电压被施加至经受写入的选定的存储器元的栅极。这改变了选定的存储器元的阈值电压。

然而，由于微型化的进展所导致的相邻存储器元之间的元件间干扰，相邻存储器元的阈值电压发生改变的可能性越来越大。

附图说明

图1是根据第一实施例的非易失性半导体存储器设备的框图。

图2是图示了在存储器元阵列1中包含的存储器块MB的结构的等效电路图。

图3是图示了存储器指MF的结构的示意性透视图。

图4是图示了存储器元MC的结构的示意性透视图。

图5图示了根据第一实施例的非易失性半导体存储器设备的结构的截面视图。

图6示出了根据第一实施例的非易失性半导体存储器设备中的写入操作(按照2位/单元方案)的范例。

图7是根据第一实施例的非易失性半导体存储器设备中的写入操作(按照2位/单元方案)的范例。

图8解释了在已知设备的写入操作中施加的电压。

图9解释了在根据第一实施例的非易失性半导体存储器设备中的写入操作(升压操作)。

图10解释了在第一实施例的非易失性半导体存储器设备中的写入操作中施加的电压。