[发明专利]一种可任意倍数重采样的数字上变频器

说明书

本申请公开了一种可任意倍数重采样的数字上变频器，该数字上变频器用于接收i、q两路基带信号，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC，该数字上变频器包括：成形滤波器、重采样模块和混频模块，其中，重采样模块通过对基带信号i、q进行重采样，可实现任意倍数的升采样率转换，可灵活地改变基带信号的采样率，两路i、q基带信号经混频模块i/q调整后，获得的中频信号采样率可适应性强，利于DAC的采样率选择和定标，而且该数字上变频器不需要使用CIC滤波器、半带滤波器和CIC补偿滤波器，结构简单，利于软硬件实现。

技术领域

本申请涉及数字上变频器领域，尤其涉及一种可任意倍数重采样的数字上变频器。

背景技术

数字上变频(DUC)是无线电发射链路中，位于基带信号处理模块和高速DAC之间关键的数字信号处理模块，通过对基带信号进行一定比例的升采样处理，并在数字正交混频后将基带信号转变为数字中频信号，然后经DAC转变为模拟信号，经进一步混频后，由天线将信号发射出去。

现有的数字上变频技术实现过程一般如图1所示，输入的i、q两路基带信号经过成形滤波之后，再经过一级半带滤波器或者多级半带滤波器进行升采样，然后再经过CIC插值滤波器实现一个较大比例的升采样，最后i、q两路的输出进行数字正交混频，得到一路输出信号给DAC。

现有技术由于采取半带滤波器和CIC滤波器的组合来实现较大比例的升采样，只能支持整数倍的重采样，这样的话就会给基带信号的采样率和DAC的采样率选择和定标带来一定的限制；又由于采取半带滤波器和CIC滤波器组合的结构，使得能够支持的升采样倍数有限，一般仅能支持有限的几种升采样倍数；还由于采用了CIC滤波器，而CIC滤波器因其通带增益存在不一致性，往往在CIC滤波器后面还需要增加一个补偿滤波器，用于补偿CIC滤波器的通带不平坦性，这就给实际的设计与实现增加了复杂度和工作量。

发明内容

本申请提供一种可任意倍数重采样的数字上变频器，可支持任意倍数的有理数重采样，不需要采取半带滤波器和CIC滤波器，成本更低，适用范围广。

本申请提供的一种可任意倍数重采样的数字上变频器，用于接收i、q两路基带信号，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC，包括：

成形滤波器，其输入端与所述数字上变频器的输入端相连接，接收基带信号i和基带信号q，对基带信号i和基带信号q进行成形滤波处理，消除码间干扰，使得基带信号i和基带信号q具有预设波形；

重采样模块，其输入端与所述成形滤波器输出端相连接，接收成形滤波后的i、q两路信号基带信号，对成形滤波后的i、q两路信号基带信号分别进行重采样，使其采样频率由原始采样频率转换为目标采样频率；

混频模块，其输入端与所述重采样模块相连接，用于对所述重采样模块重采样后输出的两路信号进行数字调制，得到并输出中频信号。

进一步，所述混频模块还包括数控振荡器，用于产生中频载波信号，分两路分别输出余弦分量和正弦分量。

进一步，所述重采样模块包括：

相对位置计算器，获取原始采样频率和目标采样频率，获取原始序列；根据原始采样频率和目标采样频率，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息；所述原始序列是所述i、q两路基带信号的各原始样点分别组成的数据序列，所述目标序列是重采样后的采用目标采样频率的各目标样点组成的数据序列；

DDS相位累加器，以频率控制字为步进值进行累加，当相对位置计算器运算一次时，相位累加器累加一次；

溢出次数统计器，在DDS相位累加器每次累加后统计该次累加过程中相位累加器的总溢出次数Q，Q(n)＝Q(n-1)+M，M为相位累加器每次累加时的溢出次数值；