[发明专利]移位寄存器及其驱动方法、栅极驱动装置以及显示装置有效
申请号: | 201710119688.9 | 申请日: | 2017-03-02 |
公开(公告)号: | CN106782284B | 公开(公告)日: | 2018-02-27 |
发明(设计)人: | 马占洁 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | G09G3/20 | 分类号: | G09G3/20;G11C19/28 |
代理公司: | 北京市中咨律师事务所11247 | 代理人: | 刘薇,李峥 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 移位寄存器 及其 驱动 方法 栅极 装置 以及 显示装置 | ||
技术领域
本发明涉及显示技术领域,具体地,涉及适用于折叠显示器的移位寄存器及其驱动方法、栅极驱动装置、阵列基板以及显示装置。
背景技术
随着显示技术的发展,可折叠显示屏越来越流行。在现有技术中,用于驱动可折叠显示屏的驱动电路的结构例如为如图1所示的结构。其采用多个级联的传统移位寄存器向左右两侧的显示区同步发送同一扫描信号,并通过设置在移位寄存器与左右侧显示区之间的控制电路来控制左右侧显示区的开启和关闭。如图1所示,通过控制信号S1和S2来控制左侧显示区的显示,通过控制信号S3和S4来控制右侧显示区的显示。然而这种方式会造成较难控制输出信号的延迟。
发明内容
本文中描述的实施例提供了一种适用于折叠显示的移位寄存器及其驱动方法、栅极驱动装置、阵列基板以及显示装置,其能够更好地控制输出信号的延迟,更有利于驱动可折叠显示屏。
根据本发明的第一方面,提供了一种移位寄存器,包括输入模块、保持模块、选择输出模块、第一输出模块、第二输出模块以及第三输出模块。输入模块被配置为根据来自输入端的起始信号、来自第一时钟信号端的第一时钟信号和来自第一电压端的第一电压来控制第一节点和第二节点的电压。保持模块被配置为用于保持第一和第二节点的电压,以及第一和第二输出模块的输出信号。选择输出模块被配置为选择第一输出模块和/或第二输出模块来输出扫描信号,并根据第二节点的电压来控制第三节点和/或第四节点的电压。第一输出模块被配置为根据第一节点和第三节点的电压,从第一输出端输出第一输出信号。第二输出模块被配置为根据第一节点和第四节点的电压从第二输出端输出第二输出信号。第三输出模块被配置为根据第二时钟信号和第二节点的电压从第三输出端输出第三输出信号。
在本发明的实施例中,输入模块包括第一晶体管、第二晶体管和第三晶体管。第一晶体管的控制极耦接第一时钟信号端,第一晶体管的第一极耦接输入端,第一晶体管的第二极耦接第二节点。第二晶体管的控制极耦接第一时钟信号端,第二晶体管的第一极耦接第一电压端,第二晶体管的第二极耦接第一节点。第三晶体管的控制极耦接第二节点,第三晶体管的第一极耦接第一时钟信号端,第三晶体管的第二极耦接第一节点。
在本发明的实施例中,保持模块包括第一电容器、第二电容器、第三电容器、第四晶体管和第五晶体管。第一电容器的第一端耦接第一节点,第一电容器的第二端耦接第二电压端。第二电容器的第一端耦接第二节点,第二电容器的第二端耦接第一输出端。第三电容器的第一端耦接第二节点,第三电容器的第二端耦接第二输出端。第四晶体管的控制极耦接第一节点,第四晶体管的第一极耦接第二电压端,第四晶体管的第二极耦接第五晶体管的第一极。第五晶体管的控制极耦接第二时钟信号端,第五晶体管的第二极耦接第二节点。
在本发明的实施例中,选择输出模块包括第六晶体管、第七晶体管、第八晶体管和第九晶体管。第六晶体管的控制极耦接第一选择信号,第六晶体管的第一极耦接第二节点,第六晶体管的第二极耦接第三节点。第七晶体管的控制极耦接第二选择信号,第七晶体管的第一极耦接第二电压端,第七晶体管的第二极耦接第三节点。第八晶体管的控制极耦接第三选择信号,第八晶体管的第一极耦接第二节点,第八晶体管的第二极耦接第四节点。第九晶体管的控制极耦接第四选择信号,第九晶体管的第一极耦接第二电压端,第九晶体管的第二极耦接第四节点。
在本发明的实施例中,第一输出模块包括第十晶体管和第十一晶体管。第十晶体管的控制极耦接第一节点,第十晶体管的第一极耦接第二电压端,第十晶体管的第二极耦接第一输出端。第十一晶体管的控制极耦接第三节点,第十一晶体管的第一极耦接第二时钟信号端,第十一晶体管的第二极耦接第一输出端。
在本发明的实施例中,第二输出模块包括第十二晶体管和第十三晶体管。第十二晶体管的控制极耦接第一节点,第十二晶体管的第一极耦接第二电压端,第十二晶体管的第二极耦接第二输出端。第十三晶体管的控制极耦接第四节点,第十三晶体管的第一极耦接第二时钟信号端,第十三晶体管的第二极耦接第二输出端。
在本发明的实施例中,第三输出模块包括第十四晶体管和第十五晶体管。第十四晶体管的控制极耦接第二时钟信号端,第十四晶体管的第一极耦接第二节点,第十四晶体管的第二极耦接第三输出端。第十五晶体管的控制极耦接第二节点,第十五晶体管的第一极耦接第二时钟信号端,第十五晶体管的第二极耦接第三输出端。
在本发明的实施例中,第一时钟信号的占空比大于1/2,第二时钟信号与第一时钟信号相差半个周期。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710119688.9/2.html,转载请声明来源钻瓜专利网。